计算机组成原理第2章.ppt

第二章 80x86/88微处理器,CPU组成,中央处理单元（器） 一般讲是运算器和控制器两部分 运算器：数字处理部件。包括累加器，状态字，寄存器。 控制器：除运算器外的其它的部件组成。根据指令，控制运算器，和各组成部分的工作。包括指令寄存器，指令计数器（指令地址寄存器），译码电路，微操作电路，节拍发生器（时序电路等）。 8088/8086：EU，BIU（执行单元，总线接口单元）。,CPU组成,控制器的组成部件,程序计数器（程序地址寄存器）：保留下一条执行的指令的地址。 指令寄存器：保留当前执行的指令。 指令译码器：根据不同的指令产生不同的逻辑。 时序电路：产生一系列的有严格时间关系的脉冲信号， 内部逻辑电路（微操作电路）：根据指令译码器条件和时序电路的脉冲信号，产生CPU中各部件的控制信号。 标志寄存器：反映CPU工作状态的寄存器。 寄存器阵列：通用寄存器，不同CPU有不同数量。,80X86微处理器,8086微处理器：第一代16位微处理器， 8088微处理器：8086微处理器的简化，外部数据总线为8位。内部与8086相同。,执行单元（EU）,算术逻辑单元ALU 累加寄存器A 数据寄存器DR 标志寄存器PSW（Program Status Word）（FR） 控制器等部分组成。,8086/88CPU结构示意,执行单元（EU）,控制器是发布操作命令的机构，是计算机的指挥中心，相当于人脑的神经中枢。 控制器由指令部件、时序部件和微操作控制部件等三部分组成。 指令是一种能供机器执行的控制代码，有操作码和地址码两部分组成。,寄存器阵列,微处理器内部高速数据存储单元。不同的微处理器有不同的数量和定义名称。 8086/8088有8个16位的（通用）寄存器： AX（AH、AL），BX （BH、BL） ，CX （CH、CL） ，DX （DH、DL） ，SP，BP，SI，DI。 16位的标志寄存器FR 4个16位的段寄存器CS、DS、ES、SS 指令指针IP 指令寄存器 IR,标志寄存器,标志寄存器用来保存ALU操作结果的条件标志，以及CPU其它专门的工作状态，可以用专门的指令来测试这些条件标志.。大多数算术、逻辑运算都会影响一到几个标志位。每个标志都可视为一个触发器，其置位还是复位，由最后执行的算术逻辑运算的结果决定。这些标志往往用做后续指令判断的依据，可用于控制程序的转移等。,表2-3-1 标志寄存器定义,存储器与寄存器的区别,存储器与寄存器都是存储数据的物质。 存储器分程序存储器与数据存储器。保存程序和工作数据，一般容量较大。在第5章详细介绍。 寄存器也是一种存储器，在CPU内部，数量较少，用于保存CPU运算的结果、中间结果、工作状态等。不同的CPU，数量和结构不同。并且不同的CPU设计，有不同的名称，存取的速度与CPU工作速度相匹配。,控制器,程序计数器PC(Program Counter)： （IP）存储指令的地址 指令寄存器IR(Instruction Register)：保存当前执行的指令（代码） 指令译码器ID(Instruction Decoder)：将指令码变成内部电路控制信号，等三部分组成。 程序由指令序列组成。,时序部件和微操作控制部件,时序部件：时钟系统、脉冲分配器。 微操作控制部件：组合逻辑电路， 在指令译码电路、时钟脉冲信号的控制下，实现一系列逻辑动作（微操作），完成指令功能。,总线接口单元（BIU）,总线接口单元是80X86CPU特有的部分。 段寄存器：CS，DS，SS，ES，（段地址寄存器） 地址合成器， 指令队列缓冲器， 外部总线控制逻辑，读、写、锁存 外部地址总线（接口）， 外部数据总线（接口），,地址合成器，段寄存器,8086/8088外部地址线共有20根，可直接寻址空间为220=1024K。 8086/8088内部寄存器为16位， 地址合成器，将程序计数器或指令寄存器来的地址数据，与段寄存器中的数据（也是地址），组合成20位的外部地址（存储器单元）。 8086/8088共有4个段寄存器：CS，DS，ES，SS。,指令队列缓冲器,指令寄存器-正在执行的指令 指令队列缓冲器-下一条要执行的指令 8088/8086指令系统为可变长度指令系统，根据不同需要，指令由1 6 个字节组成。 为什么要用指令队列缓冲器？ 流水线技术。,外部总线及控制逻辑,与外部器件进行数据交换和对CPU外部器件控制的逻辑电路。 数据在什么地方：外部器件的地址或外部器件内部的某一单元的地址。 如何进行数据传送：数据传送的路线。 要求的操作：读或写。 以及传送的数据的性质。,总线,所谓总线是指信息传送的公共通道，是沟通微型计算机中各个功能单元的桥梁。 在微处理器内部传送信息的总线称为片内（内部）总线， 而在微处理器与各外部部件之间传送信息的总线称为片外（外部）总线。 共分三类总线：地址总线AB 、数据总线DB 、控制总线CB,总线,地址/数据复用总线：采用分时方式，一部分时间作为地址总线，一部分时间作为数据总线的一类总线。 单向总线/双向总线：数据（信息）传送方向）。 控制总线：传送控制信息或状态信息。,总线缓冲器,起总线隔离，暂存和增强负载能力等功能的电路。 三态缓冲器：除了有高、低两种电平状态外，还有断开（高阻抗）状态。 缓冲/锁存器：带数据寄存的缓冲器。 之所以要总线缓冲器（锁存器）的原因是，在一条总线上，任一时刻只能传送一个数据。既然称总线，一定有多于两个可接受/发送数据的端口，若同时有多于一个端口发送数据，将发生数据冲突。 总线缓冲器均具有三态功能。,小结,微处理器的基本组成（必需的组成部分）； 基本工作过程； 8086/8088微处理器的结构。 习题：第二章 1、4、5、6、7,8086/8088寄存器,通用寄存器 AX（AH，AL）：累加寄存器 BX（BH，BL）：基址寄存器 CX（CH，CL）：计数寄存器 DX（DH，DL）：数据寄存器,8086/8088寄存器,指针寄存器 SP：堆栈指针寄存器 BP：基指针寄存器 SI：源变址寄存器 DI：目的变址寄存器,8086/8088寄存器,段寄存器 CS：代码段寄存器 DS：数据段寄存器 SS：堆栈段寄存器 ES：扩展段寄存器,8086/8088寄存器,IP：指令指针（PC） FR：标志寄存器（PSW）。,8086/8088微处理器,8088、8086引脚信号,采用双列直插式封装，有40条引脚 8086还有采用PLCC封装，有44条引脚，其中4条没定义（空） 地址/数据总线 控制/状态（总）线 电源、地线，复位，时钟输入线。,地址/数据总线,AD0 AD15(8086)，AD0A/D7(8088): 地址/数据复用总线，双向，三态。 作为地址总线时，输出低16位地址A15A0 （单向，输出）。 作为数据总线时，输入、输出16位的数据D15D0 （双向），（8088仅为D7D0，高8位不是复用总线，只是地址总线）,地址/状态总线,A19/S6A16/S3 ：分时复用的地址/状态线，输出、三态功能。作为地址总线时，输出最高4位地址(A19A16)，与A15A0构成访问存储器的20位物理地址。 当CPU执行I/O指令时，A19A16保持0状态，因此8086/8088可访问的I/O空间为64K。,地址/状态总线,作为状态总线时，输出CPU的状态信息 。 S6为0表示8086CPU当前正与总线相连。 S5状态用来指示中断允许标志位IF的当前设置： 若IF=1，表明当前允许可屏蔽中断请求； 若IF=0，则禁止可屏蔽中断请求。 S4、S3两位组合指示CPU当前正在使用哪个段寄存器。,地址/状态总线,高数据总线允许/状态线,/S7（Bus High Enable/Status）（该信号8088中最小模式下为SS0，最大模式下恒为高）。输出，三态。 8086中当地址/数据总线作为数据总线时，高8位数据总线允许信号。 =1，只用D7 D0传送数据， =0，用D15 D0传送数据。 DMA时，高阻态 。,地址锁存允许信号（ALE）,输出、高电平有效。 用做地址锁存器的片选信号，将A19A16、AD15AD0输出的地址信息锁存到外部器件。 由于8086/8088CPU外部总线为地址数据、地址状态复用总线，因此，在CPU外部，必须保存A19A16、AD15AD0 作为地址总线时的信息。,数据传送控制信号,：数据发送接收控制信号，用来控制数据传送方向。 当=1时，发送数据，即进行写操作； 当=0时，接收数据，即进行读操作； 数据收发器的选通信号 ，三态、输出、低电平有效。 8286/8287芯片,存储器读/写信号,、 ： 三态、输出，低电平有效。 对存储器或I/O设备读、写操作控制线。 在进行DMA操作时，此两线为高阻态。,存储器或I/O端口选择信号,：三态、输出。=1时，表示CPU访问存储器；=0时，表示CPU访问I/O端口。 8088该信号的逻辑与8086恰好相反 注意访问I/O端口时，只有A15A016位地址有效。,就绪信号（ READY ）,反映外部器件（设备）等状态的信号，输入，高电平有效。 READY = l时，表示CPU访问的存储器或I/O端口已准备好传送数据 。 READY = 0，表示CPU访问的存储器或I/O端口未就绪，此时，CPU自动插入一个或多个等待周期TW，并检测该状态线，直到READY信号变为高电平，完成数据传送。,测试信号（ ）,输入、低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对该脚进行一次测试，若测到为高，CPU继续处于等待状态，直到检测到为低电平，退出等待状态。 它与READY的不同之处是，READY是外设主动，TEST是CPU主动。,不可屏蔽中断请求信号 （NMI）,不受CPU中断允许标志位（IF）状态的影响 。也不能用软件屏蔽 。输入，上升沿触发。 该信号有效时，在当前指令结束后，立即进入中断处理。 在PC系统中，当存储器或I/O传输中出现奇偶错，或8087有中断请求时，产生该中断请求。,中断请求和中断响应信号,INTR：可屏蔽中断请求信号，输入，高电平有效。外设向CPU发出中断请求。 ： CPU响应外设INTR信号的应答信号 。,时钟信号和复位信号,CLOCK：提供8086和8088要求时钟信号。输入。 信号要求的占空比为33高电平，67%为低电平。 不同型号的芯片使用的时钟频率不同。8088要求为4.77MHz，8086-1为10MHz，8086-2为8MHz。 RESET ：复位信号。启动和重启系统 ，输入。 至少要维持4个时钟周期的高电平，才能可靠复位。 对8086/8088CPU，复位后是从FFFF0H单元开始执行程序。（也就是系统启动后执行的第一条指令）。,复位后CPU的内部状态,总线请求信号 （HOLD ）,其它总线主控模块（如DMA控制器8237A）要求占用总线时，向CPU的请求信号，输入、高电平有效 。 总线使用完毕，释放总线的同时撤消HOLD信号 它与CPU的总线请求响应信号配合工作,总线请求响应信号 （HLDA ）,CPU对其它主控部件的总线请求作出的响应信号。出、高电平有效。 HLDA有效，表示申请总线的部件可以使用总线。 与此同时，CPU使所有与三总线有关的引脚均呈现高阻抗，让出总线。 直到收到总线释放信号HOLD，CPU重新控制总线。,工作模式选择信号,：最小模式和最大模式选择 当 =0，表示CPU工作在最大模式系统。反之工作在最小模式。,电源和地线,8086和8088均用单一的+5V电源。1、20引脚为地线，40脚为电源。,工作模式 *,80868088CPU芯片设计了两种工作模式，即最小模式和最大模式。 在不同模式下工作时，部分引脚(第24-31脚)具有不同的功能 。 最小模式就是在系统中只有一个微处理器。即8086（或8088）。 最大模式是系统中有两个或多个微处理器。主处理器就8086/8088，其它称为协处理器：数值运算协处理器8087，输入输出协处理器8089。,最小工作模式,所有的总线控制信号都直接由80868088产生， 系统中的控制总线电路被减到最少。 ALE,最小工作模式,8位总线栓锁8282,作用：外围设备地址寄存。 三态输出 与74LS373功能相同,8位总线收发器8286,三态总线驱动器 功能与74LS245相同。 隔离8088地址/数据总线，增强驱动能力。,最大工作模式,需要用转换总线控制信号的总线控制器8288。 将CPU的状态信号转换成总线控制信号， 控制8282锁存器、8286总线收发器。,最大工作模式,总线控制器8288,最大工作模式,引脚2431信号在最大模式下重新定义。 ALE， 成 QS1，QS0 （指令队列状态信号 ） 、 、 成总线周期状态信号 、 、 。表示当前总线周期中进行的数据传输的类型 成 ：总线锁定信号。 、 成 、 总线请求与授予,指令队列状态信号 QS1，QS0,总线周期状态信号,小结,8088/8086内部寄存器，名称、主要功能定义； 引脚信号名称，功能； 工作模式，部分引脚的定义。,浮点协处理器8087简介,浮点协处理器8087简介,8个80位长的数据寄存器，称为ST寄存器 16位的状态寄存器， 16位的控制寄存器 16位的特征寄存器,浮点协处理器8087简介,8087中涉及到的寄存器堆栈的所有指令都在浮点运算部件中执行。这些指令包括算术运算、逻辑操作、超越函数计算、常数、比较及数据传送类型。8087一旦开始执行指令，就把BUSY输出信号变为高电平，在IBM PC/XT机中，8087的BUSY信号与8088/8086的TEST引脚相连，可使两个处理器同步。,浮点协处理器8087简介,浮点协处理器8087简介,8088的ESC(交权) 指令，高5位总是11011。 若是这个代码，8087就把指令操作码的低11位送入指令指示器，同时进行译码并执行。 8088执行ESC指令，分析它是否要访问内存 若不访问内存，则立即执行下一条WAIT指令；若要访问内存，8088就根据寻址方式计算出操作数地址，对该地址进行“假读”，然后执行下一条WAIT指令。 8088状态线QS1、QS0,8088状态线QS1、QS0,QS1、QS0为00，说明CPU无操作， 01，说明CPU从指令队列中取操作码的第一个字节； 10，说明CPU中指令队列变空(执行转移指令)，8087也消除指令队列； 11，说明CPU从队列中取指令操作码的后续字节，8087随之移动队列。,线,8087、8086联络信号，双向，三态。平时处于“断开”（第三态）。 当8087需要控制总线时，产生一低脉冲（持续1时钟周期）。向8086申请（HOLD）。 8086在T1或T4，产生一低脉冲（持续1时钟周期），通知8087允许（HLDA）。并且在下一时钟，释放总线（8086断开所有总线连接）。 8086进入等待状态。 8087指令执行结束后，再产生一低脉冲（持续1时钟周期）。通知8086用毕。 8088结束WAIT，进入T4，或T1状态。重新控制总线。,8086/8088操作和时序,时钟周期 、总线周期 （机器周期 ）、指令周期,8086/8088操作和时序,时钟周期：（T状态周期或总线状态周期） 时钟频率为5MHz，时钟周期=200ns 。 总线周期 ：（机器周期）基本总线周期为 4个时钟周期。进行一次访问所需要的时间 指令周期 ：执行一条指令需要的时间，若干个总线周期 。,最小模式下的总线读周期,最小模式下的总线写周期,最小模式 与最大模式,8086CPU为工作在最大模式下增设了一个总线控制器8288芯片。一些总线控制信号不再由CPU直接提供。 总线控制器8288接收CPU送来的S2、S1、S0状态信号，由其内部的状态译码器和命令信号发生器产生总线控制信号。,最大模式下的总线读周期,最大模式下的总线写周期,中断响应周期,打断处理器正常的工作过程，处理更警急的任务。 处理完成后，返回被打断的工作，从被打断的点，继续完成。,中断响应过程,中断标志位IF=1 外部中断