基本逻辑运算及集成逻辑门.ppt

第2章 基本逻辑运算及集成逻辑门,2.1 基本逻辑运算,2.2 常用复合逻辑,2.3 正负逻辑,2.4 集成逻辑门,退出,事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。,逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有和两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、与非、与或非、异或几种导出逻辑运算。,逻辑代数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。,逻辑是指事物的因果关系，或者说条件和结果的关系，这些因果关系可以用逻辑运算来表示，也就是用逻辑代数来描述。,2.1 基本逻辑运算,2.1.1、与逻辑（与运算）,与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生。表达式为：,开关A，B串联控制灯泡Y,两个开关必须同时接通，灯才亮。逻辑表达式为：,A、B都断开，灯不亮。,A断开、B接通，灯不亮。,A接通、B断开，灯不亮。,A、B都接通，灯亮。,这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。,将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：,功能表,实现与逻辑的电路称为与门。与门的逻辑符号：,真值表,逻辑符号,2.1.2、或逻辑（或运算）,或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：,开关A，B并联控制灯泡Y,两个开关只要有一个接通，灯就会亮。逻辑表达式为：,+,A、B都断开，灯不亮。,A断开、B接通，灯亮。,A接通、B断开，灯亮。,A、B都接通，灯亮。,实现或逻辑的电路称为或门。或门的逻辑符号：,Y=A+B,真值表,功能表,逻辑符号,2.1.3、非逻辑（非运算）,非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：,开关A控制灯泡Y,实现非逻辑的电路称为非门。非门的逻辑符号：,A断开，灯亮。,A接通，灯灭。,真值表,功能表,逻辑符号,2.2 常用复合逻辑,（1）与非运算：逻辑表达式为：,（2）或非运算：逻辑表达式为：,（3）异或运算：逻辑表达式为：,（4） 与或非运算：逻辑表达式为：,2.3 正负逻辑,2.3.1 正负逻辑,数字系统中，逻辑值用逻辑电平表示。,用逻辑高电平UOH表示逻辑“真”，用逻辑低电平UOL表示逻辑“假”，称为正逻辑；反之为负逻辑。,2.3.2 逻辑运算的优先级,长非号、括号 乘 异或、同或 加 高 低,2.3.3 逻辑运算的完备性,2.4 集成逻辑门,2.4.1 TTL与非门,2.4.2 OC门和三态门,2.4.3 MOS集成逻辑门,2.4.4 集成逻辑门的使用问题,退出,逻辑0和1： 电子电路中用高、低电平来表示。,逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。,基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。,集成逻辑门,双极性晶体管逻辑门,单极性绝缘栅场效应管逻辑门,TTL,ECL,I2L,PMOS,NMOS,CMOS,2.4.1 TTL与非门,1、TTL与非门,输入信号不全为1：如UA=0.3V， UB=3.6V,1V,则UB1=UIL+UBE1=0.3+0.7=1V，V2、V5截止，V3、V4导通,忽略iB3，输出端的电位为：,输出F为高电平，关闭状态,UFUC2-UBE3-UBE4=50.70.73.6V,输入信号全为1：如UA=UB=3.6V,2.1V,则UB1=2.1V，V2、V5 、 V3导通，V4截止,输出端的电位为：,UF=UCES50.3V,输出F为低电平，开门状态,功能表,真值表,逻辑表达式,输入有低，输出为高；输入全高，输出为低。,74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。,TTL与非门主要参数,（1）输出高电平UOH：与非门至少一个输入端接低电平时的输出电压。产品规范值UOH=2.43.6V，标准高电平UOH3V。 （2）输出低电平UOL：与非门的输入全为高电平时的输出电压。产品规范值UOL=00.5V，标准低电平UOL0.3V。 （3）开门电平UON：保证与非门输出标准低电平时，允许输入的高电平的最小值。它表示使与非门进入开门状态的最小输入电平。一般TTL门电路的UON1.41.8V。 （4）关门电平UOFF：保证与非门输出标准高电平的90%(2.7V)时，允许输入的低电平的最大值。即UOFF是为使与非门进入关门状态所需要输入的最高电平。一般TTL门电路的UOFF0.81V。 （5）噪声容限UNH和UNL：在保证与非门输出低电平的前提条件下，允许叠加在输入高电平上的最大负向干扰电压。UNH=UIN-UON=3-1.8=1.2V 在保证与非门输出高电平的前提条件下，允许叠加在输入低电平上的最大正向干扰电压。UNL=UOFF-UIL=0.8-0.3=0.5V,TTL与非门主要参数及系列集成电路,（6）平均传输延迟时间tpd：从输入端接入高电平开始，到输出端输出低电平为止，所经历的时间叫导通延迟时间（tpHL）； 从输入端接入低电平开始，到输出端输出高电平为止，所经历的时间叫截止延迟时间（tpLH）。 tpd=(tpHL+ tpLH)/2=340ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 （7）空载功耗：输出端不接负载时，门电路消耗的功率。 静态功耗是门电路的输出状态不变时，门电路消耗的功率。其中： 截止功耗POFF是门输出高电平时消耗的功率； 导通功耗PON是门输出低电平时消耗的功率。 PON POFF （8）功耗延迟积M：平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON tpd （9）输入短路电流(低电平输入电流)IIS：与非门的一个输入端直接接地（其它输入端悬空）时，由该输入端流向参考地的电流。约为1.5mA。,（10）输入漏电流(高电平输入电流)IIH：与非门的一个输入端接高电平（其它输入端悬空）时，流入该输入端的电流。一般为几十微安。 （11）最大灌电流IOLmax：在保证与非门输出标准低电平的前提下，允许流进输出端的最大电流，约几十毫安。 （12）最大拉电流IOHmax ：在保证与非门输出标准高电平并且不出现过功耗的前提下，允许流出输出端的最大电流，约几毫安。 （13）扇入系数NI：指门电路的输入端数。 NI5，不超过8 （14）扇出系数NO：在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。它表示门电路的带负载能力。一般NO8，功率驱动门的NO可达25。 （15）最小负载电阻RLmin：为保证门电路输出正确的逻辑电平，在其输出端允许接入的最小电阻（或最小等效电阻）。 一般 RLmin= =200 （16）输入高电平UIH和输入低电平UIL：一般UIH2V, UIL0.8V,TTL系列集成电路,74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,TTL非门、或非门、与或非门、与门、或门及异或门,A=0时，T2、T5截止，T3、T4导通，Y=1。,A=1时，T2、T5导通，T3、T4截止，Y=0。,TTL非门,A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。,AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。,TTL或非门,A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。,A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。,TTL与或非门,与门,或门,异或门,2.4.2、OC门及TSL门,问题的提出：,为解决一般TTL与非门不能线与而设计的。,A、B不全为1时，uB1=1V，V2、V5截止，F=1。,接入外接电阻RC后：,A、B全为1时，uB1=2.1V，V2、V5饱和导通，F=0。,外接电阻RC的取值范围为：,OC门,OC门的应用,（1） 实现多路信号在总线（母线）上的分时传输；,（2）实现电平转换-抬高输出高电平；,（3）驱动非逻辑性负载。,驱动LED,驱动干簧继电器,驱动脉冲变压器,驱动电容负载，构成锯齿波发生器,（4）实现“与或非”运算,TSL门,G0时，二极管VD导通，V1基极和V2基极均被钳制在低电平，因而V2V5均截止，输出端开路，电路处于高阻状态。,结论：电路的输出有高阻态、高电平和低电平3种状态。,TSL门的应用：,构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。,2.4.3 MOS集成逻辑门,1、CMOS非门,（1）UI0V时，V1截止，V2导通。输出电压UOVDD10V。 （2）UI10V时，V1导通，V2截止。输出电压UO0V。,2、CMOS与非门、或非门、与门、或门、与或非门和异或门,CMOS与非门,A、B当中有一个或全为低电平时，V2、V1中有一个或全部截止，V4、V3中有一个或全部导通，输出F为高电平。,只有当输入A、B全为高电平时，V2和V1才会都导通，V4和V3才会都截止，输出F才会为低电平。,CMOS或非门,只要输入A、B当中有一个或全为高电平，V3、V4中有一个或全部截止，V1、V2中有一个或全部导通，输出F为低电平。,只有当A、B全为低电平时，V3和V4才会都导通，V1和V2才会都截止，输出F才会为高电平。,与门,或门,CMOS与或非门,CMOS异或门,3、CMOS OD门、TSL门及传输门,CMOS OD门,CMOS 传输门,C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， V1和V2都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时， V1和V2都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。,CMOS TSL门,G=1时，V1、V4均截止，F与地和电源都断开了，输出端呈现为高阻态。 G=0时， V1、V4均导通，V2、V3构成反相器。 可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。,4、CMOS逻辑电路的特点（与TTL门比较）,（1）CMOS电路的工作速度比TTL电路的低。 （2）输入阻抗高。 （3）扇出系数NO大。CMOS带负载的能力比TTL电路强。 （4）CMOS电路的静态功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路的电源电压允许范围较大，约在320V。 （7）输出高低电平摆幅大。UOUDD，而TTL摆幅只有3V。 （8）抗干扰能力强。噪声容限达UDD/3，而TTL只有0.4V左右。 （9）CMOS电路温度稳定性好。同时抗辐射能力强。 （10）电路结构及制作工艺简单，成本较低。 （11）输入高、低电平UIH和UIL均受电源电压UDD限制。 （12）拉电流IOL5mA,比TTL的IOL(约20mA)小。,CMOS数字电路的特点,（1） TTL电路多余的输入端悬空表示输入为高电平。为防止引入干扰，通常不允许其输入端悬空。对于与门和与非门的多余输入端，使其输入高电平；对于或门和或非门的多余输入端，使其输入低电平。,（2）MOS门的输入端是MOS管的绝缘栅极，易被击穿，因此MOS门多余的输入端不允许悬空，否则电路将不能正常工作。MOS门的输入端通过电阻R接地时，不论R多大，该端都相当于接入低电平。,2.4.3 集成逻辑门使用中的实际问题,1、多余输入端的处理,TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并