集成电路设计基础.ppt

集成电路设计基础,山东大学 信息学院 刘志军,2019/4/29,集成电路设计基础,2,上次课,第9章 晶体管与模拟集成电路基本单元设计 9.1 晶体管的版图设计 9.2 电流源电路设计 9.3 基准电压源设计 9.4 差分放大器电路设计,2019/4/29,集成电路设计基础,3,第10章 数字集成电路基本单元与版图,10.1 引言 10.2 TTL基本电路及版图实现 10.3 CMOS基本门电路及版图实现 10.4 数字电路标准单元库设计简介 10.5 焊盘输入输出单元（I/O PAD）,2019/4/29,集成电路设计基础,4,数字集成电路分为双极型晶体管和MOS晶体管 两大类,10.1 引言,2019/4/29,集成电路设计基础,5,数字集成电路的基本电路的主要性能指标,（1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。,2019/4/29,集成电路设计基础,6,10.2 TTL基本电路及版图实现,TTL 电路是以双极型晶体管为基础构成的基本逻辑电路系列。下面主要介绍TTL反相器电路。,2019/4/29,集成电路设计基础,7,TTL基本电路及版图实现,（1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路输入级。 2）由T2、Re2和Rc2组成中间驱动电路，将单端信号B2转换为双端信号B3和B4。 3）由T3、T4、Rc4和二级管D组成输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。,2019/4/29,集成电路设计基础,8,TTL基本电路及版图实现,TTL与非门电路 基本TTL反相器不难改变成为多输入端的与非门。其主要特点是在电路的输入端采用多发射极的双极型晶体管。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使T1进入放大或饱和区。两个或多个发射极可以并联构成一大面积的组合发射极。,2019/4/29,集成电路设计基础,9,TTL基本电路及版图实现,（a）图是三输入端TTL与非门电路形式。T1的发射结正向偏置而导通，T2截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。 (b)为三输入端TTL与非门的代表符号。,2019/4/29,集成电路设计基础,10,TTL基本电路及版图实现,或非门电路,2019/4/29,集成电路设计基础,11,TTL基本电路及版图实现,上图中(a) 表示TTL或非门的逻辑电路，图（b）是它的符号。由图可见，或非逻辑功能是对TTL与非门的结构改进而来的，即用两个晶体管T2A和T2B代替T2。若两输入端为低电平，则T2A和T2B均将截止，IB3=0，输出为高电平。若A、B两输入端中有一个为高电平，则T2A或T2B将饱和，导致IB30， IB3便使T3饱和，输出为低电平。这就实现了或非功能。,2019/4/29,集成电路设计基础,12,TTL基本电路及版图实现,IC的版图设计已把电路与工艺融为一体，所以一般较复杂的电路都是先设计实验电路（或单元电路），根据实验电路的测试结果获得有关电路功能和电路参数的第一手资料。 掌握了这些资料，就可以根据元件的不同要求，在设计中采取相应措施，保证电路达到设计目标。必要时还要调整个别工艺或工艺参数。 当然设计出的版图要经过实践不断加以改进，一个成熟的产品一般都要经过几次改版才行。,2019/4/29,集成电路设计基础,13,双极集成电路版图设计的基本原则,（1）版面面积最小。 （2）受隔离结寄生电容Cjs影响大的那些隔 离区应尽可能的小。 （3）电极引出线的排列必须与封装要求一致，在电路周围要均匀排列。,2019/4/29,集成电路设计基础,14,双极集成电路版图设计的基本原则,（4）铝引线的排列应注意以下各点： 尽量短些、宽些，在高频及高阻抗的电路中尤应注意这点； 不能相交，无法避免相交时，可用交叉连线； 为避免寄生耦合，铝线不能跨越管子，但可跨过电阻； 为防止短路及减小场效应，铝线应尽量不在最后一次扩散层上跨过，可使铝线爬在厚氧化层上； 布线图形越简单越好； 电源线、地线、输入引线、输出引线、低电阻引线的铝条要宽些，引线孔要开得大些甚至排为一排。,2019/4/29,集成电路设计基础,15,双极集成电路版图设计的基本原则,（5）PN结隔离的隔离槽必须接最低电位； （6）所有电阻器原则上可放在同一隔离岛内，该隔离岛应接至最高电位以保证电阻器的PN结在任何条件下都处于反偏状态，且可减小寄生电容； （7）集电区接最高电位的晶体管可放在电阻的隔离岛上，不必另设隔离岛，以减小面积； （8）电路的输入端和输出端之间的间距应尽量安排得大些，防止输入级和输出级之间发生寄生耦合。,2019/4/29,集成电路设计基础,16,双极集成电路版图设计的基本原则,（9）对要求匹配，并且温度变化要求一致的晶体管（如差放中的对管、恒流源中的对管等），应放置在相邻区域并对称放置，其图形大小、方向、形状最好都一样。 （10）以上有关尺寸的设计必须符合版图设计规则。,2019/4/29,集成电路设计基础,17,评价版图好坏的几个因素,符合原电路的设计指标； 面积最小； 成品率最高； 可靠性高； 具有可测试性。,2019/4/29,集成电路设计基础,18,版图的目的,绘制版图用于制作光刻掩模版。 双极型逻辑电路的制作基本上要用到六块掩模版，分别用于制作：掩埋层、隔离槽、基区、发射区、接触孔和金属连线。,2019/4/29,集成电路设计基础,19,掩模版的重要性,在IC设计中，晶体管的图形、电阻的阻值以及它们的位置都是由光刻掩模版决定的，产品的质量和成品率很大程度上也取决于它。 要使设计的版图在现有工艺水平下取得最佳效果，一方面应根据电路原理，充分了解各元件的情况和它们对电路参数的影响；另一方面还必须从现实工艺情况出发，合理选定某些工艺参数，作为版图设计的基本依据之一。,2019/4/29,集成电路设计基础,20,双极型集成电路版图设计步骤,在电路图和基本工艺参数已经确定的情况下，双极型集成电路版图设计流程大致分为以下步骤： （1）划分隔离区 （2）元器件的版图设计 （3）元器件的布局 （4）布线,2019/4/29,集成电路设计基础,21,设计举例,举例说明一个五管单元与非门电路的设计。 （1）决定隔离区数目 此电路共有5个隔离区，如图中虚线所示。,2019/4/29,集成电路设计基础,22,设计举例,（2）确定端头的排列及引出端数 对所有的电路来说，输入、输出、电源、接地这些引出端是必须的。对于该电路来说，这4部分的引出端数目共有8个（输入端有5个）。另外，它还有2个扩展端，它们分别从Q2的发射极和集电极引出，要尽量排在一起。 （3）确定元件尺寸 由电路分析知，此电路中Q2和Q5饱和（且Q5为输出管），要通过较大的电流，所以可采用马蹄形结构。Q4的瞬态电流很大，所以发射极有效长度也要大些。Q3管不通过大电流，采用单基极条结构就可以了。,2019/4/29,集成电路设计基础,23,设计举例,（4）画布局布线草图 画出此草图的目的是： 大致安排一下各元件的位置。 画出内连线的连接图形，使满足设计原则中对A1线的要求（如连通、无交叉等）。,2019/4/29,集成电路设计基础,24,电路布局草图,2019/4/29,集成电路设计基础,25,设计举例,（5）绘制IC版图总图 根据布局布线草图，利用计算机辅助设计可以把IC的总图画出来 。,2019/4/29,集成电路设计基础,26,布线版图,2019/4/29,集成电路设计基础,27,10.3 CMOS基本门电路及版图实现,CMOS反相器 （1） CMOS反相器的具体电路如图所示。这是一种典型的CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对构成，两个器件的漏极相连作为输出，栅极相连作为输入。NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬底与它的源极相连并接电源。,2019/4/29,集成电路设计基础,28,CMOS反相器,（2） CMOS物理结构的剖视图如图所示。其中n沟道晶体管是在p阱区中制作的；而P沟道晶体管是在n型衬底上制作的。两个晶体管的栅极联在一起形成输入端。,2019/4/29,集成电路设计基础,29,CMOS反相器,开关特性 我们希望反相器的上升时间和下降时间近似相等，则需要使PMOS管的沟道宽度必须加宽到NMOS管沟道宽度的 n / p倍左右。,2019/4/29,集成电路设计基础,30,CMOS反相器,功耗 无论CMOS门处于这两种逻辑形态中的哪一种状态，两个MOS管中始终有一个管子是截止的。由于没有从VDD到VSS的直流通路，也没有电流流入栅极，所以，静态（稳态）电流和静态功耗PD都是0。,2019/4/29,集成电路设计基础,31,CMOS基本门电路及版图实现,CMOS反相器的设计 CMOS反相器的版图实现 下图包括： （a）垂直走向MOS管结构 （b）水平走向MOS管结构 （c）金属线从管子中间穿过的水平走向MOS管结构 （d）金属线从管子上下穿过的水平走向MOS管结构 （e）有多晶硅线穿过的垂直走向MOS管结构,2019/4/29,集成电路设计基础,32,各种形式的反向器版图,2019/4/29,集成电路设计基础,33,各种形式的反向器版图,2019/4/29,集成电路设计基础,34,与非门和或非门电路,（1）工作原理 二输入与非门和二输入或非门电路如图所示，两个PMOS管并联与两个串联的NMOS管相连构成了二输入与非门，两个NMOS管并联与两个串联的PMOS相连构成了二输入或非门。 （2）与非门和或非门电路的设计 （3）版图实现,2019/4/29,集成电路设计基础,35,CMOS传输门和开关逻辑,（1）工作原理 在图中的CMOS传输门采用了P管和N管对，控制信号和C分别控制P管和N管，使两管同时关断和开通。由于PMOS管对输入信号S高电平的传输性能好，而NMOS管对输入信号S低电平的传输性能好，从而使信号S可以获得全幅度的传送而没有电平损失。,2019/4/29,集成电路设计基础,36,CMOS传输门和开关逻辑,（2）利用传输门，很容易构成一些开关逻辑。 1）与或门 2）异或 门 3）异或 非门 4）线或 逻辑 （3）版图实现,2019/4/29,集成电路设计基础,37,驱动电路的结构,众所周知，任何一个逻辑门都有一定的驱动能力，当它所要驱动的负载超过了它的能力，就将导致速度性能的严重退化。设计者可根据负载大小以及脉冲边沿的要求决定驱动级器件尺寸，如果驱动级尺寸很大且和前级功能电路的驱动能力不相匹配，应该在两者之间加一些缓冲级，以达到最佳匹配。,2019/4/29,集成电路设计基础,38,三态门, 在微处理器结构里，往往采用公共总线结构，因此需要设计三态门电路，以避免总线使用的矛盾。三态门电路可以用如图所示的常规逻辑门构成。当使能信号E为高电平时，或非门和与非门都打开，数据传至驱动管反相输出；当E为低电平时，与非门输出为高电平关闭了P管，或非门输出低电平关闭了N管，输出处于高阻态。,2019/4/29,集成电路设计基础,39,10.4 数字电路标准单元库设计简介,基本设计思想 用人工设计好的各种成熟的、优化的、版图等高的单元电路，存储在一个单元数据库中。根据用户的要求，把电路分成各个单元的连接组合。通过调用单元库的这些单元，以适当方式把它们排成几行，使芯片成长方形，行间留出足够的空隙作为单元行间的连线通道。利用EDA工具，根据已有的布局、布线算法，可以自动布出用户所要求的IC。,2019/4/29,集成电路设计基础,40,标准单元法,标准单元法的制作流程与门阵列基本类似，但单元库的支持起着关键作用。它不但支持版图设计，同时也支持逻辑和电路设计。 设计流程框图如下所示：,2019/4/29,集成电路设计基础,41,标准单元设计流程图,2019/4/29,集成电路设计基础,42,数字电路标准单元库设计,库单元设计 标准单元库中的单元电路是多样化的，通常包含上百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数； （3）版图与对外连接端口的位置；,2019/4/29,集成电路设计基础,43,标准单元库包含内容,对于标准单元设计EDA系统而言，标准单元库应包含以下三个方面的内容： （1）逻辑单元符号库与功能单元库； （2）拓扑单元库； （3）版图单元库。,2019/4/29,集成电路设计基础,44,10.5 焊盘输入输出单元,任何一种设计技术的版图结构都需要焊盘输入/输出单元（I/O PAD）。不论门阵列、标准单元结构还是积木块结构，它们的I/O PAD都是以标准单元的结构形式出现，各单元的电源、地线的宽度和相对位置是统一的。,2019/4/29,集成电路设计基础,45,输入单元,输入单元主要承担对内部电路的保护，一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因此，输入单元的结构主要是输入保护电路。,2019/4/29,集成电路设计基础,46,输出单元,输出单元的主要任务是提供一定的驱动能力，防止内部逻辑过负荷而损坏。另一方面，输出单元还承担了一定的逻辑功能，单元具有一定的可操作性。与输入电路相比，输出单元的电路形式比较多。,2019/4/29,集成电路设计基础,47,反相输出 I/O PAD,顾名思义，反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动能力。,2019/4/29,集成电路设计基础,48,同相输出 I/O PAD,同相输出实际上就是“反相反相”，为什么不直接从内部电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获得较大