时序逻辑电路1.ppt

第5章 时序逻辑电路,5.1 概述 5.2 时序逻辑电路的分析 5.3 寄存器 5.4 计数器 5.5 时序逻辑电路的设计,5.1 概述,时序逻辑电路：任一时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态。它由组合逻辑电路和存储电路组成。,一、时序逻辑电路的组成,逻辑关系：,向量函数形式：,输出方程,驱动方程,状态方程,5.1 概述,二、时序逻辑电路的分类,没有统一的时钟脉冲信号，各触发器状态的变化不是同时发生，而是有先有后。,按照触发器的动作特点,同步时序逻辑电路,异步时序逻辑电路,所有触发器的状态变化都是在同一时钟信号作用下同时发生的。,输出状态仅与存储电路的状态Q有关，而与输入X无直接关系。或者没有单独的输出。,按照输出信号的特点,米里（Mealy）型,摩尔（Moore）型,输出状态不仅与存储电路的状态Q有关，而且与外部输入X也有关。,5.1 概述,三、时序逻辑功能的描述方法,1.逻辑方程式,输出方程,驱动方程（激励方程、输入方程）,状态方程,2.状态转移表,状态转移表也称状态迁移表或状态表，是用列表的方式来描述时序逻辑电路输出Z、次态Qn+1和外部输入X、现态Qn之间的逻辑关系。,时序逻辑电路状态表,5.1 概述,3.状态转移图,状态转移图也称状态图，是用几何图形的方式来描述时序逻辑电路输入X、输出Z以及状态转移规律之间的逻辑关系。,4.时序图（波形图）,时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律。,5.2 时序逻辑电路的分析,一、时序逻辑电路的分析方法,时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态及输出的变化规律，从而了解该时序逻辑电路的逻辑功能。, 根据给定逻辑图，写出时序电路的输出方程和各触发器的驱动方程； 将驱动方程代入所用触发器的特征方程，获得时序电路的状态方程； 根据时序电路的状态方程和输出方程，建立状态转移表； 由状态转移表画出状态图，进而画出波形图。 分析电路的逻辑功能。,例：分析下图所示同步时序电路的逻辑功能。,5.2 时序逻辑电路的分析,二、同步时序逻辑电路的分析举例,解： 求驱动方程和输出方程,（米里型）, 求状态方程,5.2 时序逻辑电路的分析, 列状态表, 画状态图,5.2 时序逻辑电路的分析,设Q1Q0的初始状态为00。, 画工作波形图,5.2 时序逻辑电路的分析, 逻辑功能分析,分析得： 当外部输入X=0时，状态转移按0001101100规律变化，实现模4加法计数器的功能；当X=1时，状态转移按0011100100规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计数器。X为加/减控制信号，Z为借位输出。,练习：分析下图所示同步时序电路的逻辑功能。,5.2 时序逻辑电路的分析,解： 求输出方程和驱动方程, 求状态方程,5.2 时序逻辑电路的分析, 列状态表,（摩尔型）,5.2 时序逻辑电路的分析, 画状态图,画波形图,设Q2Q1Q0的初始状态为000。,5.2 时序逻辑电路的分析, 逻辑功能分析,从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、 Q和Q2各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。,闭合回路中的为“有效状态”,闭合回路外的为“无效状态”,当电路处于任一无效状态时，若能在时钟信号作用下进入有效状态，称该电路具有自启动能力；否则，该电路无自启动能力。,例：分析下图所示异步时序电路的逻辑功能。,5.2 时序逻辑电路的分析,三、异步时序逻辑电路的分析举例,解： 求驱动方程,（摩尔型）,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1, 求状态方程,5.2 时序逻辑电路的分析, 列状态表,0 0 0 1,0 0 0 0,1 0 1 0,0 0 0 0,0,1,1,0,0,1,1,0,5.2 时序逻辑电路的分析, 画状态图, 逻辑功能分析,分析得： 该电路是一个异步五进制（模5）加法计数器电路，且电路具有自启动功能。,5.2 时序逻辑电路的分析,练习：分析下图所示异步时序电路的逻辑功能。,解： 求驱动方程, 求状态方程,（摩尔型）, 列状态表,5.2 时序逻辑电路的分析,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,1 0 0 0 0 1 1 1,1 0 1 0 1 0 1 0,1 0 0 1 1 0 0 1, 画状态图,由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000111110101100011010001000 电路具有递减计数功能，是一个3位二进制异步减法计数器，且具有自启动功能。, 画波形图,5.2 时序逻辑电路的分析, 逻辑功能分析,设Q2Q1Q0的初始状态为000。,5.3 寄存器,在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,按照功能的不同，寄存器分为数码寄存器（基本寄存器）和移位寄存器两大类。,并行方式,串行方式,每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，各位同时输入（或输出）。,只有一个输入端（或输出端）。在时钟脉冲作用下，各数码逐位输入（或输出）。,5.3 寄存器,一、数码寄存器,在数码寄存器中，数据的输入、输出均为并行方式。,1.两步（二拍）接收4位数据寄存器,并行输出,并行输入,“1”,5.3 寄存器,2.一步（单拍）接收4位数据寄存器,5.3 寄存器,74LS175四位数据寄存器,5.3 寄存器,二、移位寄存器,1.单向移位寄存器,移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出；串行输入、串行输出；并行输入、串行输出；串行输入、并行输出。十分灵活。,串行输入,串行输出,并行输出,“1011”,1,0,1,1,0,0,0,0,移位寄存器中数码移位情况,5.3 寄存器,波形图,5.3 寄存器,左移寄存器,5.3 寄存器,2.双向移位寄存器,移位控制,M=1：右移,M=0：左移,并 行 输 出,5.3 寄存器,741944位双向移位寄存器,5.3 寄存器,741944位双向移位寄存器,74194功能表,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1M2n。,5.4 计数器,计数器有许多不同的类型： 按时钟控制方式来分，有异步、同步两大类； 按计数过程中数值的增减来分，有加法、减法、可逆计数器三类； 按模值来分，有二进制、十进值和任意进制计数器。,同步二进制加法计数器,5.4 计数器,一、二进制计数器,分析：,驱动方程和输出方程,5.4 计数器,状态方程,状态表,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,0 1 1 0 0 1 1 0,1 0 1 0 1 0 1 0,0 0 0 1 1 1 1 0,0 0 0 0 0 0 0 1, 画状态图,5.4 计数器, 画波形图,fCP,1/2fCP,1/4fCP,1/8fCP,设初态为Q3Q2Q1Q0=0000。,5.4 计数器,741614位同步二进制加法计数器,5.4 计数器,74161 功能表,5.4 计数器,二、十进制计数器,同步十进制加法计数器,分析：,驱动方程和输出方程,状态方程,5.4 计数器,状态表,0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1,0001111000011110,0 0 0 0 0 0 0 1 1 0 1 0 1 0 1 0,1010101010101010,0110011000100010,5.4 计数器,0000000001010101,状态图,5.4 计数器,具有自启动能力。,波形图,设初态为Q3Q2Q1Q0=0000。,5.4 计数器,74160同步十进制加法计数器,5.4 计数器,三、任意进制计数器,假定已有的是N进制计数器，而需要得到M进制计数器。,1当MN时：应使计数过程中跳过NM个状态,在M个状态中循环即可。,1）置零法（清零法或复位法） 适用于有清“0”输入端的集成计数器。,基本思路：计数器从全“0”状态S0开始计数，计满M个状态后产生清“0”信号，使计数器恢复到初态S0。,异步清零计数器： 利用SM状态进行译码产生清“0”信号。,同步清零计数器： 利用SM-1状态进行译码产生清“0”信号。,5.4 计数器,2）置数法（置位法） 适用于有预置数功能的集成计数器。,基本思路：计数器从某个预置状态Si（一般选S0）开始计数，计满M个状态后产生置数信号，使计数器恢复到预置初态Si。,异步置数计数器： 利用Si+M（或SM）状态进行译码产生置数信号。,同步置数计数器： 利用Si+M-1（或SM-1）状态进行译码产生置数信号。,5.4 计数器,3）利用进位输出位C置数法（置位法） 适用于有预置数功能的集成计数器。,M个,M个,异步置数计数器： 用SN-M-1作为预置数。,同步置数计数器： 用SN-M作为预置数。,5.4 计数器,例：用74161实现十二进制计数器。,解：74161是具有异步清零和同步置数功能的加法计时器。,异步清“0”法,SMS12 即Q3Q2Q1Q01100,同步置数法,预置数：D3D2D1D0=0000 SM-1S11 即Q3Q2Q1Q01011,5.4 计数器,同步置数法,预置数：D3D2D1D0=0011,预置信号,5.4 计数器,进位C置数法,N=16，M=12，NM=4,即 D3D2D1D0=0100,5.4 计数器,2当MN时：必须将多片计数器级联。,1）整体清“0”法或整体置数法,基本思路：先将n片计数器级联组成Nn（NnM）进制计数器，计满M个状态后，采用整体清“0”或整体置数法实现M进制计数器。,2）分解法,基本思路：将M=M1M2Mn，其中M1、M2、Mn均不大于N，则用n片计数器分别组成M1、M2、Mn进制的计数器，然后级联即可构成M进制计数器。,芯片级联的方式：,串行进位方式：以低位片的进位输出信号C作为高位片的时钟输入信号CP 。,并行进位方式：以低位片的进位输出信号C作为高位片的工作状态控制信号EP和ET。,5.4 计数器,例：试用74160组成百进制计数器。,串行进位方式（异步计数器）,并行进位方式（同步计数器）,5.4 计数器,例：试用两片74160实现54进制计数器。,解：M=54，74160是具有异步清零、同步置数的十进制计数器。,整体置数法,计数：053。,5,3,0 1 0 1,0 0 1 1,Q3Q2Q1Q0,5.4 计数器,分解法,M=54=69，用两片74160分别构成六进制和九进制，然后级联即可。,六进制,九进制,CP为秒脉冲(周期为1秒),秒显示 0059秒,分显示 0059分,小时显示 0023小时,显示译码器,数码管,计数器应用举例电子表电路,5.4 计数器,同步时序电路设计过程,5.5 时序逻辑电路的设计,解:(1)建立原始状态图和状态表,5.5 时序逻辑电路的设计, 分析题意， 确定输入、 输出变量。, 设置状态。 首先确定有多少种信息需要记忆， 然后对每一种需要记忆的信息设置一个状态并用字母表示。, 确定状态之间的转换关系， 画出原始状态图， 列出原始状态表。,例：设计一个串行数据检测电路，当连续输入3个或3个以上“1”时，电路输出为“1”，其它情况下输出为“0”。 例如： 输入X 101100111011110 输出Z 000000001000110,分析题意，规定如下： S0： 初始状态， 表示电路还没有收到一个有效的1。 S1： 表示电路收到了一个1的状态。 S2： 表示电路收到了连续两个1的状态。 S3： 表示电路收到了连续三个1的状态。,一、用小规模器件设计时序电路,S0,S1,S2,S3,设电路开始处于初始状态为S0。,1/0,X/Z,1/0,1/1,1/1,0/0,0/0,0/0,0/0,5.5 时序逻辑电路的设计,建立原始状态图,(2)状态化简,凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。等价状态可以合并。,最简状态表,S0=00S1=01S2=10,(3)状态分配,5.5 时序逻辑电路的设计,状态分配是指将状态表中每个状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表）。,n位二进制数共有2n种不同代码，若需要分配的状态数为M，则,即n为选择的触发器的个数。本例中，M=3，所以取n=2，需2个触发器。,状态表,选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案。,输出方程,状态方程,(4)触发器选型，求时钟、输出、状态、驱动方程,5.5 时序逻辑电路的设计,比较，得驱动方程：,将无效状态11代入输出方程和状态方程计算：,电路能够自启动。,5.5 时序逻辑电路的设计,(5)检查自启动能力，画逻辑电路图,5.5 时序逻辑电路的设计,逻辑电路图：,电路的完整状态转换图：,例：用JK触发器设计一个3位扭环形计数器。其状态转移关系如图所示。,5.5 时序逻辑电路的设计,解：列状态表,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,1 0 0,1 1 0,1 1 1,0 1 1,0 0 1,0 0 0, , ,5.5 时序逻辑电路的设计,求状态、驱动方程,状态方程,5.5 时序逻辑电路的设计,比较，得驱动方程：,5.5 时序逻辑电路的设计,检查自启动能力，画逻辑电路图,1 0 1,0 1 0,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,1 0 0,1 1 0,1 1 1,0 1 1,0 0 1,0 0 0, , ,0,5.5 时序逻辑电路的设计,逻辑电路图,5.5 时序逻辑电路的设计,二、采用中规模器件设计时序电路,1.用移位寄存器构成移位型计数器,右移移位寄存器,反馈逻辑函数,Q0Q1Q2Q3,5.5 时序逻辑电路的设计,N位环行计数器,N位环行计数器可以实现模N计数器。,状态方程：,特征：每个有效状态中只有一个“1”或“0”。,4位环行计数器,不能自启动,Q0Q1Q2Q3,5.5 时序逻辑电路的设计,1111,0110,0011,0111,0000,1001,0101,1011,1010,1100,1101,1110,能够自启动,N位扭环形计数器,N位扭环形计数器可以实现模2N计数器。,状态方程：,5.5 时序逻辑电路的设计,4位扭环形计数器,Q0Q1Q2Q3,不能自启动,5.5 时序逻辑电路的设计,Q0Q1Q2Q3,能够自启动,5.5 时序逻辑电路的设计,2.顺序脉冲发生器的设计,在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。,顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计