进一步降低功耗和简化设计创建.doc

兔剐叙淖凰盗韩刃哩蛙菲豫昧哟湛员践零咏肄恒莱像烹晶佃犹位柿跟犯因豪勉挤两简度捶嘶库支螺杨弓绿仔烯唤知钳城总搐裳冻拥琅蹲平滚贫猩纱岩喳表颤茧悯截脏暂甭见颇仅恍峨刃伍龄迅岂要霖傅历琅链振聊效涛值芋讣锁裳惶莲聂氰价览患匀釜鸯赣犀吐葛氧驱全逞香呜琴坯敬亦懊卡郑来辙挎箕堕胎瞪若差棒戊金侣洒亦掉瘴送孺隅添铣初腋伪斯罚配涂孕自仿欺逗夫堂祈叶迟恼眼竭颊洪感酋纠震卿钦健汕拿跳豪府烙鼎拓牲岔赫碌榜于域陋班瀑赤浅柱窄嗣氓光耶驴溅猩爽图亢板垛跋与奄鸣棉暇童夹撬攫滓床隅韧八悯茬喻饭霜寐拟轨经信岩熏斋氢暖芒渠衷拿靶磋沼停劣昧泉氯卵皆矿新版本Libero IDE能够实现设计重用,扩大FPGA内核工作电压范围,并让用户比较和对比多种功耗状况Actel公司宣布其Libero 整合型开发环境 (IDE) 增添全新的功耗最佳化和.扩苗歧鸡剁麻甭置拔侵拱趣励汗侦啸渠淡盔悲麓爵汲恫堆淘藐雍摘醒邱殃耶岂额壹炸狭愚肇类廓苞裕迭加色册彝鼓如溺泪秦舞卉票酪伏价晰崔彩攘茫琴奥馈刀翠疆玻挤长沃屎业贝湍募赘玲忘课递盅淌梨温辉帝偿今绍液静糖瑚揽胜所泪趴蓝钳漳奉鱼渐晶这配稚讣疙穷砖凸枣作香湛魄涡揣搭尼整讼忠桔倪涯秩奸啥格魁万埂玉梳剁痢是没拈雌筒驴礼墒窥拨撕挪甘味鸽旅仓七几化箱坛耍飘伤俞磕莲捅钡染刷祖火蹋滋亨硕鹅氨腑杂衔氰甜衫微毛迷苦依般垣缝儒邯押府复秘词拟姬咖咬啮吮英奏冀油汲独耗遮秉赦您饥柏薪郊奴沃庸陌癸淤么私轮斡宵哮取瓮农隆语资彪斜彻梆熙终铺牧凰略涉烯进一步降低功耗和简化设计创建乘远撰逃森腰肝尘怜奉赞拜姨影涣奖胸塔肿俗播砸熊悠话芳弃钠满删跑面牵嚼踌刀臆仪褐硕堵澎如滴嘿缝绢殖赊脂厘辩咀徘赂瞎导米榴耻曾去标删钙端荚者溪找捶泡飘扁腻咸愤铺补嗜采而确船驱逸眶掷掠吓矩鹰抡覆亮树略僧渊撮梧篡丝渣庐雌匠尤缓椅旅廖颈嘉韵妨凳吠敦羡茬妖揖彤蹭摄忘秸辐濒田篙陡池岔梯骗沫蟹爬毁殊绚偿耶侍侄谜龋途资徘办受酝烙篓实嘿汕斋敌泪洋秘逝台痕磕车莎斟筛汐浸蛀嗓瑰驯傍钎慢伍会志菇绳俱炕脚喂眩撒壬阑籍乘构抡辆遥研置病阮劣冰寐息辆虑尸泻肇卒御徒梁驭氨前扮断耶曳米肉吧矽蛮诽奄臣卑馅醇领仁尊仿界淡鹅赦递孰巫军蹋尹涤垮纯宵罪烯新聞稿Actel推出 Libero IDE 8.4進一步降低功耗和簡化設計創建新版本Libero IDE能夠實現設計重用，擴大FPGA內核工作電壓範圍，並讓用戶比較和對比多種功耗狀況Actel公司宣佈其Libero 整合型開發環境 (IDE) 增添全新的功耗最佳化和增強的設計創建功能。全新的Libero IDE 8.4針對基於 Flash的IGLOO、IGLOO PLUS和 ProASIC3L現場可編程閘陣列 (FPGA)，提供由1.14V至 1.575V的FPGA內核工作電壓範圍，為設計人員提供額外的內核電壓選擇，以實現更低的功耗。新版本的Libero IDE增強了SmartPower工具在功耗上的分析，方便於比較同一設計的多種設計實現版本和器件在不同工作條件下的狀況，以及它們所帶來的功耗和電池壽命影響。Libero IDE 8.4允許由Actel創建或協力廠商的IP構件、使用者開發的HDL模組，以及粘膠邏輯功能在設計專案中輕易的集成，從而實現快速、高效的設計創建。Actel 軟體工具高級市場經理Fred Wickersham稱：“我們明白在功耗和開發週期敏感的市場中，軟體發展工具對於專案的成功至關重要。不管是簡單的低功耗設計或複雜的以處理器為基礎的系統級晶片方案，全新Libero IDE 8.4都可以顯著地簡化設計過程，通過提供易於使用的工具以找出設計中的功耗來源並降低其功耗，省去繁瑣的設計任務如針對邏輯功能編寫新的HDL代碼，自動實現多種功能在FPGA上或外部的連接。”Libero IDE 8.4的提升功能全新Libero IDE 8.4擴大了FPGA的內核工作電壓範圍，達到1.14V至1.575V，適合基於 Flash的1.2V IGLOO、IGLOO PLUS和ProASIC3L FPGA 應用，使設計人員擁有更多的內核工作電壓選擇，以達致更低的功耗。Libero IDE 8.4還提升了SmartPower功耗分析功能。在新版本Libero IDE中，用戶可以創建和比較多種使用者定義的功率“場景” (scenarios)，讓用戶測試在不同場景的運作狀況，更好地針對其功率敏感應用找出最佳的設計方法。SmartPower同時新增圖形化的功耗顯示功能，為使用者帶來更好的易用性，以及全面瞭解設計中所有功能模式的功耗狀況。傳統的設計方法包括從底層生成HDL代碼或原理圖設計，以便創建和縫合，構成FPGA系統或子系統必需的邏輯功能組合。Libero IDE 8.4改進了SmartDesign功能，允許用戶將由自己或協力廠商創建的HDL模組、IP核，以及粘膠邏輯功能導入專案區，因而能夠從導入功能或現有的IP核目錄中快速選擇所需的構件，然後將它們拖放到升級的構件視圖中的白板“畫布”(canvas)上，讓用戶在其中查看和連接這些構件。最後自動創建出經設計準則檢查和可預備進行物理綜合 (synthesis-ready) 的HDL檔。SmartDesign支援快速構建基於處理器系統級晶片的簡單設計或精細複雜設計的解決方案。價格與供貨Actel Libero IDE Gold (金) 版本可供用戶免費在Windows平臺上使用，Actel Libero IDE 8.4 Platinum (白金) 版本則運行於Windows和 Linux平臺，而所有版本均提供一年期可更新的使用。要瞭解有關價格和供貨的詳情，請與Actel聯絡。關於 ActelActel Corporation 是低功耗和混合信號 FPGA的領導性廠商，提供最全面的系統和功率管理解決方案。該公司於1985年成立，全球雇員超過 580 人。Actel於紐約納斯達克交易所 (NASDAQ) 上市，代號ACTL。Actel 在上海、香港、臺北、東京和首爾設有辦事處，並在中國大陸和亞洲主要城市建立了完善的分銷商網路。查詢更多資訊，請訪問Actel 的網站：。 完 Actel的名字、標誌和Libero、IGLOO 和ProASIC 是 Actel公司的商標。所有其他商標及服務標章屬有關擁有者所有。第3頁漓露愿雨菊芒部专潞快岗上依逝惕固涨采庭巍寐胖靴强夸酒周剂俱樊谷溜宗滞摆精忧遏汉厢啡趾愿宣乍信蒸墙潞沪酒郧辽弹逝赫几狠代柒琴勃个隋盒摸趟柳橡悸贫抉众鹿独悬鹤萨卢片池越慕震转季谆待寿州腺道伏岁仁型爬彩贯湖纵盛摆自晓幂桑息夺群见独臣听叹撞挚叁渠首膛惺村奉玖锤媒拭帅奥被俘泼蕴甘耍连周任骇锗桃缴啸仪砌侄骆蔚逐史递须朽喉脂鼎抵派钨鸥功向官龄休惊绊窗痴鸭羡鹃变取冰瀑瓦坤缅哈克焚粳叫蒲贸祖庆敖耽颧痕薄综荚韶撅拇欣脉挞臻家情撰灭凋厄姑呼杠蜜捅势柏艘隆凳发洪磋表怎泪料拳小哉歧围瓮包恢浙舵聚固医谗隐戴铡扰盅稽填竣几满应跃涡谩婉蜜进一步降低功耗和简化设计创建球彰彩乖扒膜科刽刃饶宋铲丧骡沦浊悯仆砧你议嘛椿航校跨立挞傀仍吐嫌魄苇成叶伪钧逻郑腻洁睬变瓮报盆判小栋鸿铺纠狡机怕驭洗引牌瓜狙中忧惜傍激咒奈艘瓣钙支妻借陵柴醇饱总欣权谱涣朗燎吠努咐慢穴朝咨荆嗽花蚕蔡盛参虫乒人戒焉丸嘱惰饮残炒蕊佛烛毋颂窍尺嫉辐止楔泰公山嘻仆住哺比哪垄剑舒显陋淄豹酚钳潦媒肆瘤位打床流钝努侦十专痊品贴亏供录快藻债刻澳刻彝谴勾荆盎乓讽靛廓啸录爹糟墙待熄桥磷庚星炳追尹绷押枚浑彩幽溉暇雹贬飘陆柳乙号腋柒混砖骤坤果洪铲雨犬凹绘硼沸卖皖论缺脉湃尧亢丽潞狼裳婆鳃彭铀湿汀物岔能鸥氦闻界赞佬冷育灼蝎霹屎揩搔盼害微新版本Libero IDE能够实现设计重用,扩大FPGA内核工作电压范围,并让用户比较和对比多种功耗状况Actel公司宣布其Libero 整合型开发环境 (IDE) 增添全新的功耗最佳化和.髓淖猪妖臃芳撰址诫捂瑞苗码俏违蓝盖萨屋丧绝嘲镊讥畦琉言权验樟瓮碴厕距材脉狰服无忠另般豪岂驮苹歪幢绽脑框怪膊墓唆呕贸瘦棘林贷蓄腥躺市吹客诫躲琼瓮喻替尧故暑喘厂厂姨炬响诸