数字电子技术实验指导书.doc

实验一：测量集成门电路的传输延迟时间( 2学时)2实验二：组合逻辑电路设计译码显示电路设计（2学时）4实验三：触发器及键盘消抖电路设计（2学时）7实验四: 现代数字电路设计熟悉开发环境和基本语法训练（2学时）10实验五: 基于Verilog HDL及FPGA的组合逻辑电路设计显示译码（2学时）18实验六：基于Verilog HDL及FPGA的时序逻辑电路设计 十进制计数器设计（4学时）23实验七: 基于Verilog HDL及FPGA的时序逻辑电路设计移位寄存器设计（4学时）27实验一：测量集成门电路的传输延迟时间( 2学时)一、实验目的了解集成门电路的传输延时的基本概念，掌握示波器的使用，学会使用示波器测量电路参数的基本方法。二、实验仪器设备面包板、芯片（74LS00）、导线、示波器、直流电源、信号源三、实验要求1熟悉数字示波器的使用2熟悉面包板的使用3熟悉集成门电路器件手册的查找及使用方法4测量74LS00芯片的四级集成门传输延时5根据测量得到的延迟计算一级门传输延迟时间6多测量几次计算平均延迟时间7实验前写出预习报告，画出实验必须的原理图和连线图。四、实验原理TTL门电路的主要参数涉及电路的工作速度、功耗、抗干扰能力和驱动能力等。这些参数对我们合理、安全地应用器件是很重要的。本次实验基本要求是集成门电路传输延迟时间的测量。传输延时tpd是指与非门输出波形相对于输入波形的延时，见下图。 可以看出：对应输入，输出波形不仅反了一个相，而且还发生了延时。我们把输入波形上升沿的50%起至输出波形反相至下降沿的50%止的这段时间叫导通延时，用tpHL表示；把输入波形下降沿的50%起至输出波形反相至上升沿的50%止的这段时间叫关闭延时，用tpLH表示。导通延时和关闭延时的平均值叫做平均传输延时，简称传输延时，用tpd表示tpd =（tpHL+tpLH）/2 影响传输延时的主要因素是晶体管的开关特性、电路结构和电路中各电阻的阻值，tpd的大小反映了电路的工作速度。五、实验关键步骤1. 实验前，先拿万用表查看了解面模板内部的连接方式，确保连接正确。2. 检查面包板及信号源的电源是否接通，或电源开关是否打开。3. 检查已经校准好的示波器电源是否连接正确，将示波器探头和信号源发生器正确连接，以引出参考信号。观察参考信号波形。4. 按照实现画好的原理图及集成门电路手册，在面包板上，建立要测量的集成门实现电路。5. 仔细检查所设计电路原理及功能是否正确。6. 将示波器另外一探头和所设计集成门电路信号输出端连接，以测量输出信号，观察并记录比较输出信号和参考信号的延迟时间。多记录几组数据，根据（6）中给出的公式计算平均时间。注意此处计算出的是经过4个门的延迟时间。6tpd =（tpHL+tpLH）/27根据上述结果，计算单个门的延迟时间。六、实验结果分析实验二：组合逻辑电路设计译码显示电路设计（2学时）一、实验目的1. 掌握组合逻辑电路中译码、显示的基本概念。2. 掌握数码显示的原理及设计。二、实验设备 面包板、芯片（74LS00、74LS04）、电阻、数码管、电线、直流电源三、实验项目1 基本实验项目：用74LS00、74LS04和数码管设计仅有d、e、f三个输出端的3-8译码器和显示电路。2 提高实验项目：用74LS00、74LS04和数码管设计3-8译码器和显示电路。四、实验要求1 分析实验项目的要求，写实验预习报告。2 熟悉数字电路书上P153的真值表，熟悉3-8译码器的功能，预先写出其逻辑表达式，并画出相应电路连接图。3 根据译码显示的原理，预先画出所要设计的组合逻辑电路的原理图。4 熟悉集成电路手册的使用。5 实验前复习课本中译码显示部分内容。6 实验结束，写出实验报告，并对实验中的问题进行分析总结。五、实验原理数码管原理：具体参见数字电子技术基础P153。每个8段数码管（共阴）由8个发光二极管组成，分别对应数码管的“a”、“b”、“c”、“d”、“e”、“f”、“g”、“dp”，每一段就是一个独立发光二极管，如下图所示：每个数码管都有一个“位”控制I/O口，低电平有效，有就是说，位信号为低电平时，该位所对应数码管的8段就导通，如果段控制I/O口的某个位为高电平，该段就发光，如果为低电平，该段就不亮。八段数码管电路原理图八段数码管引脚封装图（顶视图）发光二极管按发光强度和工作电流分：普通亮度的LED（发光强度100mcd）；把发光强度在10100mcd间的叫高亮度发光二极管。一般LED的工作电流在十几mA至几十mA，而低电流LED的工作电流在2mA以下（亮度与普通发光管相同） 为了避免发光二极管流过电流过大，我们需要在电路中串入限流电阻。六、实验关键步骤1 掌握实验所需的芯片资料的信息，确保之后的连接正确2 检查面包板电源是否连接或开通。3 根据3-8译码器的真值表写出相应输出的逻辑表示画出相应的连接电路图。4 根据实验项目的要求及电路连接图，在面包板上实现所设计的组合逻辑电路。5 比对电路图检查连线是否正确。6 通过LED数码管检查所设计的译码显示电路功能是否正确。实验三：触发器及键盘消抖电路设计（2学时）一、 实验目的1 掌握触发器的基本概念。2 了解按键抖动的现象及触发器消抖的方法。二、 实验设备 面包板、芯片（74LS00）、电阻、发光二极管、电线、示波器、直流电源三、 实验项目1D触发器设计（基本实验）2由D触发器设计键盘消抖电路（提高性实验）四、 实验要求1用与非门设计D触发器电路，验证逻辑功能表中的各项功能。2设计一个具有按键消抖功能的时序电路。 3输入由按键开关接入，输出由一个发光二极管引出，要求每按一次按键，发光二极管状态变化一次。 4写出预习报告。5实验结束之后写出实验总结报告，实验结束后完成详细的实验总结报告，包括实验目的和要求，实验原理、实验详细过程及步骤，实验问题分析及改进措施，实验结果分析等内容。五、 实验原理1、 D触发器的设计原理及电路图见教材教材第四章p191/201图4.2.17。边沿D触发器部分功能描述。页图4.2.7。功能描述 (1)状态转移真值表 (2)特征方程 Qn+1=D (3)状态转移图 综上所述， D触发器特点归纳为以下几点： (1) D触发器具有接收并记忆信号的功能，又称为锁存器； (2) D触发器不存在约束条件和一次变化现象，抗干扰性能好，工作速度快。 2、 消抖电路的设计按键消抖：通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，电压信号小型如下图。由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，如下图。抖动时间的长短由按键的机械特性决定，一般为5ms10ms。这是一个很重要的时间参数，在很多场合都要用到。硬件消抖：在键数较少时可用硬件方法消除键抖动。下图所示的RS触发器为常用的硬件去抖。图中两个“与非”门构成一个RS触发器。当按键未按下时，输出为1;当键按下时，输出为0。此时即使用按键的机械性能，使按键因弹性抖动而产生瞬时断开（抖动跳开B），中要按键不返回原始状态A，双稳态电路的状态不改变，输出保持为0，不会产生抖动的波形。也就是说，即使B点的电压波形是抖动的，但经双稳态电路之后，其输出为正规的矩形波。六、 实验关键步骤1 预习实验指导材料以及给出的原理图，设计出d触发器以及消抖电路的与原理图2 在面包板上搭建要实现的电路（包括d触发器设计以及消抖电路的设计）。3 若出现错误，则仔细检查连线是否正确。若连接无问题，仔细检查电路原理是否正确。4 检查所设计的逻辑功能是否正确。/此项删除5 总结分析实验中出现的问题。实验四: 现代数字电路设计熟悉开发环境和基本语法训练（2学时）一实验目的基本要求：熟悉MAX+PlusII/quartusII的基本功能。2） 熟悉如何用MAX+PlusII进行编程Verilog程序。3） 熟悉用MAX+PlusII进行仿真，对所做的设计做出正确的仿真结果。提高要求：把所做的Verilog程序进行硬件电路的测试，对Verilog程序设计有一个直观的认识，见Error! Reference source not found.。需要做提高实验的同学，提前向老师提出申请，实验室会尽可能的满足同学的要求。二实验仪器1PC机2. 数字系统设计实验开发板三实验步骤1 .熟悉quartusII的使用打开开发环境，如图表 1图表 1菜单功能和使用：第一项File菜单可以完成有关文件、工程的打开、新建、保存等操作，第三项“Edit”菜单可以完成文件的修改、编辑等操作，第四项“View”菜单可以完成有关视图的一些操作，第五项“Project”菜单可以完成有关工程的一些操作，如向工程中添加或删除文件等，第六项“Assignments”菜单可以完成器件的选择、引脚锁定、综合式的优化、约束的设置等，第七项“Processing”菜单可以启动编译、方针等操作，第八项“Tools”菜单可以打开相关的调试工具，各项菜单的具体应用将在下面结合实例进行介绍。如图表 2。图表 2其中仿真的输入有两种方法，一种是图形输入法，一种是文本输入法：1、原理图输入方法创建文件，如图表 3。图表 3创建文件，如图表 4。图表 4创建元器件，点击鼠标箭头所指向的按钮，如图表 5出现如图所示界面，如图表 6。图表 6请大家注意Name中的output，在这里添加我们想画的元器件，比如我们在这次实验中要用到的，7404，7408，7032，input，output。分别画出它们。并按图表 7，把原理图连接好。图表 7然后编译你的原理图，如图表 8。图表 8如果编译成功，如图表 9。警告一般情况下没有问题。图表 9下面开始仿真，新建波形文件，如图表 10。图表 10然后添加仿真测试点，单击右键出现图表 11。图表 11点击NodeFinder，如图表 12。图表 12然后选择如图表 13。图表 13然后再选择所有端口都仿真。最后如图表 14。图表 14然后我们输入仿真信号，如图表 15。图表 15出现如图表 16。我们看到蓝色反显得地方是我们要设置的地方，在这里，我们设置a，输入为5ns；b,输入为20ns；sel,设置为50ns。请同学们一一进行设置。图表 16然后图形如图表 17所示。图表 17下面我们终于可以仿真了，点击图表 18。图表 18仿真结果如图表 19。图表 19文本输入方法创建Verilog程序文件，如图表 20。图表 20把同学们自己写的源程序输入进去（可参考附录代码），然后编译。编译成功后，像图形输入法一样创建一个波形文件，编译并查看输出，看是否与想要的结果一致。如果不明白，可以从图表 8继续往下看，门级结构描述和行为级描述的区别就在于输入方式不同，实现的结果是一样的。问题讨论：希望同学们对讨论问题发挥自己的能动性和聪明才智，解决问题。为什么出现图表 21的问题？该如何解决？图表 21为什么图表 22的out没有进行设置？图表 22请同学们自己看一下自己的仿真图是不是有图表 22看得舒服呢？请问上图是如何设置的呢？附代码module muxtwo(out, a, b, sl);input a, b, sl;output out;reg out; always (sl or a or b) if(!sl) out = a; else out = b;endmodule实验五: 基于Verilog HDL及FPGA的组合逻辑电路设计显示译码（2学时）一实验目的进一步掌握ISE/QuartusII/MAX+PlusII软件的应用。七段译码器的原理。进一步熟悉设计流程。4）把所做的Verilog程序进行硬件电路的测试，对Verilog程序设计有一个直观的认识。二实验仪器1PC机2. 数字系统设计实验开发板三实验原理：1）半导体发光二极管（LED）数码显示器：半导体发光二极管数码显示器由7（或8）个LED排成“日”字形，称为七段（或八段），封装成数码管，如图表 所示。LED数码管内部有共阴极和共阳极两种接法。如图表 。图表 3图表 22）LCD七段显示译码器：介绍常用的74LS148七段显示译码器，图表 为74LS48的管脚排列图。图表 4逻辑功能：如图表 。图表 5其译码器输出（YaYg）是高电平有效，适用于驱动共阴极LED数码管，显示的字形表中所示。因其译码器输出端的内部有上拉电阻（是2K的限流电阻），因此在与LED管连接时无需再外接限流电阻。具体内部设计图，请参看74LS48的DATASHEET。 四 . 实验步骤1）找到Quartus。打开开发环境，如图表 23。图表 232）输入：我们用文本输入法：创建Verilog程序文件，如图表 24。图表 24输入同学们自己设计的代码。3）进行仿真。如果又不会操作的地方，请看实验四。在这里，我们给出参考仿真结果，我们选用in0=10ns,in1=20ns,in2=40ns,in3=80ns。图表 25。图表 25提高实验：在这个实验，我们设置一个提高实验。我们可以用这个实验真正的把程序下到我们的开发板上，真正的运行一下我们的程序，体会一下卡法的整个流程。首先，我们确保程序已经编译通过。然后打开蓝色反显图表 7。图表 7同学们将会看到，如8。图表 8对应的设置请看下面：clkPIN_79aPIN_67b PIN_65cPIN_64dPIN_63ePIN_68fPIN_69gPIN_70dpPIN_71led_dig0PIN_61led_dig 1PIN_58led_dig 2PIN_56led_dig 3PIN_55led_dig 4PIN_57led_dig 5PIN_60led_dig 6PIN_39led_dig 7PIN_37如果同学们的pin文件设置成功，我们开始准备下到板子上面。点击9。图表 9我们还需要，对下载环境进行设置10。图表 10下面我们要添加我们开发板和PC机进行通讯的借口设置图表 26。图表 26添加下面的设置图表 27。然后点击OK。图表 27如果看到，Start标志，就可以下载了图表 28。图表 28五 . 实验结果分析,写出实验报告实验六：基于Verilog HDL及FPGA的时序逻辑电路设计十进制计数器设计（4学时）一、 实验目的1 熟悉硬件编程语言Verilog HDL的基本语法及应用2 熟悉FPGA/CPLD的使用3 基本掌握现代逻辑电路设计思想方法4掌握计数器的工作原理，掌握任意进制计数器构成的脉冲反馈法二、 实验设备PC机，QuartusII实验开发环境，FPGA实验开发板三、 实验要求：1 认真阅读实验指导材料及相关数据手册，写出实验预习报告。2 预先熟悉QuartusII 的使用。3 根据课本第七章、第八章的内容及补充本部分补充知识，对本设计要求完成的实验内容预先完成程序流程设计、运用Verilog HDL进行程序设计4 分析实验结果及实验中出现的问题，并给出合理的解释。5 实验结束后写出实验报告，按时提交实验报告的纸版和电子版。6 预先完成本实验涉及到的集成电路手册的预习。7 实验结束后完成详细的实验总结报告，包括实验目的和要求，实验原理、实验详细过程及步骤，实验问题分析及改进措施，实验结果分析等内容。四、 实验项目1 基础实验设计四位同步10进制计数器。根据四位同步10 进制计数器（74LS160）的工作原理，运用硬件编程语言Verilog HDL及FPGA实验开发板设计一个同步10进制计数器，并通过译码器显示电路，在LED上显示出相应计数结果。五、 实验说明（1）计数器原理74LS160是四位10进制加法计数器，计数满10个状态产生一个进位，进位信号由1001状态产生，具有置零和置数功能，可以运用脉冲反馈法构成任意进制计数器，其工作原理见教材P250-255。电路结构图及管角分布如下图所示。其使用见本实验提供的74LS160 Datasheet。内部电路图74LS160芯片的管脚图（2）数码管：半导体发光二极管（LED）数码显示器：半导体发光二极管数码显示器由7（或8）个LED排成“日”字形，称为七段（或八段），封装成数码管，如图表 所示。LED数码管内部有共阴极和共阳极两种接法。如下图表 。图表 2图表 3BCD七段显示译码器，逻辑功能如下表所示：其译码器输出（YaYg）是高电平有效，适用于驱动共阴极LED数码管，显示的字形如表中所示。因其译码器输出端的内部有上拉电阻（是2K的限流电阻），因此在与LED管连接时无需再外接限流电阻。（3）熟悉教材中关于任意进制计数器构成方法原理。六、实验参考步骤1根据实验项目要求，分析要实现的功能，在QuartusII开发环境下，运用verilog语言完成要实现的电路的代码编写。2、根据电路图配置管脚2对编写好的代码进行仿真 ，验证是否正确。3将经过仿真验证的代码下载带FPGA中，并运行。4测试所设计逻辑电路的功能实现是否正确。图形输入方法1、原理图输入方法创建文件，如图表 3。图表 29创建文件，如图表 4。图表 30创建元器件，点击鼠标箭头所指向的按钮，如图表 31出现如图所示界面，如图表 6。图表 32请大家注意Name中的output，在这里添加我们想画的元器件，并按自己设计的原理图连接好。然后编译你的原理图，如图表 8。图表 33如果编译成功，如图表 9。警告一般情况下没有问题。图表 34下面开始仿真，新建波形文件，如图表 10。图表 35然后添加仿真测试点，单击右键出现图表 11。图表 36点击NodeFinder，如图表 12。图表 37然后选择如图表 13。图表 38然后再选择所有端口都仿真。最后如图表 14。图表 39然后我们输入仿真信号，如图表 15。图表 40出现如图表 16。我们看到蓝色反显得地方是我们要设置的地方，在这里，我们设置a，输入为5ns；b,输入为20ns；sel,设置为50ns。请同学们一一进行设置。图表 41然后图形如图表 17所示。图表 42下面我们终于可以仿真了，点击图表 18。图表 43最后观察仿真波形输出，不断改变输入值，看输出结果是不是与理论结果一致。文本输入方法：创建Verilog程序文件，如图表 20。图表 44按照图表21建立文本输入文件，最后要得到的结果应该是与图形输入仿真的结果是一致的，同学们可以按照图形输入演示的方法来验证文本输入方法是不是也正确。实验七: 基于Verilog HDL及FPGA的时序逻辑电路设计移位寄存器设计（4学时）一实验目的：1）进一步掌握ISE/QuartusII/MAX+PlusII软件的应用。2) 移位寄存器的原理。3) 进一步熟悉设计流程。4）把所做的Verilog程序进行硬件电路的测试，对Verilog程序设计有一个直观的认识。二实验要求：要求实现8位数据流的右移移位寄存器。 该寄存