电子秒表实训报告.doc

电子技术课程设计报告课题名称课题八 电子秒表电路学院专业机械设计制造及自动化班级机制三班姓名学号时间2013.7.1-2013.7.9 摘 要秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为1h，六位显示器，显示时间最长为59m59.99s；系统设置启停键和复位键。复位键用来消零，做好计时准备、启停键是控制秒表起停的功能键。针对上述设计要求，我们先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设 计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim仿真软件，在课程设计过程的电路图设计与电路的仿真方面 帮助我们发现了设计电路方面的不足与错误之处。工作安排方面：我们首先在课程设计的要求下设计出了数字式秒表的整体电路框图。其次我们对每个单元电路进行设计分析，对其工作原理进行介绍，最后使用Multisim软件画出单元电路，并在可能情况下对其进行仿真实验。完成了单元电路设计分析之后，进行总电路的拼接与调试，最后对总电路图进行分析，写出结论。完成总电路的设计与分析之后，对资料与设计电路进行整理、排版，完成课程设计报告。关键字：555定时器 十进制计数器 六进制计数器 多谐振荡器AbstractA stopwatch used in our life, work, requires precise timing of movement and so on. Mechanical stopwatch to it by the beginning of the digital stopwatch in common use today. Stopwatch timing accuracy is higher and higher, more and more, the structure is increasingly complex.The digital circuit course design of digital stopwatch for: according to a resolution of 1 s / 100, the external system clock frequency of 100 KHZ. Timing the longest time of 1 h, six display, display the longest time of 59 m59. 99 s; System setup and reset button to start/stop key. Reset button is used to zero suppression, prepared to timing, start/stop key is to control the stopwatch start-stop function keys.According to the above design requirements, lets go to the school library borrowing books, a large number of digital circuit design and an electronic component reference books, for access to a variety of needs in the design of components. Second setup and learning Multisim simulation software commonly used in digital circuit design, circuit diagram in the process of course design of design and circuit simulation to help us find the deficiency of the design circuit and error.Work schedule: we first at the request of the course design of design out of the overall circuit diagram of the digital stopwatch. Secondly we design analysis of each unit circuit, its working principle were introduced, finally using the Multisim software to draw the unit circuit, and where possible on the simulation experiment. After completed the unit circuit design and analysis, splicing and commissioning of total circuit, finally analyze the total circuit diagram, write a conclusion. After finished the total circuit design and analysis, materials and design circuit for sorting, layout, complete curriculum design report.Key words: 555 timer decimal counter six hexadecimal multivibrator目 录第一章 总电路工作原理.6第二章 方案设计与论证.7第三章 单元电路设计与参数计算.83.1 时钟脉冲发生和控制电路.83.2 设计十进制加法计数器.93.3 设计六进制加法计数器.103.4 启动和停止电路.113.5 清零电路设计.12第四章 Multisim软件仿真结果.13第五章 心得体会.14参考文献.15.附录.15附录一 总电路.15附录二 元器件清单.16任务书课题名称电子秒表的设计 执行时间2013.7.1-2013.7.9学生姓名 学号李建民王铮设计目的1. 掌握计数器的应用。2. 掌握显示译码器的应用。3. 掌握脉冲信号发生器的设计。 设计要求1. 显示分辨率为1s100，外接系统时钟频率为100KHz。2. 计时最长时间为1h，六位显示器，显示时间最长为59m59.99s。3. 系统设置启停键和复位键。复位键用来消零，做好计时准备、启停键是控制秒表起停的功能键。4. 画出电路原理图5. 进行电路的仿真与调试。第一章 总电路工作原理电路通过555多谐振荡器产生的100Hz时钟脉冲与启动与暂停电路与非后输入到第一个计数器即0.01s位的74LS90十进制计数器使其进行频率为100Hz的十进制加法运算。并进位至下一位0.1s位的十进制加法计数器，频率缩减为10Hz。以此类推依次进位至最高位，并以6个LED数码管将计数器输出的信号显示出来。当“启动/停止”开关处于低电平时计数器处于保持状态，即暂停；当开关处于高电平时，计数器继续正常工作。而清零开关为高电平时，所有计数器清零；处于低电平时所有计数器可正常工作。第二章 方案设计与论证总体分析：译码显示六进制计数器十进制计数器六进制计数器十进制计数器十进制计数器十进制计数器脉冲源分十位 分个位 秒十位 秒个位 0.1s 0.01s 启动停止电路与与非清零图1-1 方案设计图 如图1-1所示，该电路需要2个六进制和4个十进制的加计数器，一个555定时器组成的多谐振荡器，RS触发器启动停止电路。由555多谐振荡器产生100Hz的时钟脉冲作为脉冲源（即0.01s为周期），通过与启动停止电路的输出与非后作为信号源输入至第一个十进制计数器即0.01s位的计数器。然后进位至0.1s位的十进制加计数器，以此类推逐个进位。以此实现显示分辨率为1s100，计时最长时间为1h，六位显示器，显示时间最长为59m59.99s，最后通过6个译码显示LED数码管输出。第三章 单元电路设计与参数计算3.1 时钟脉冲发生和控制信号由集成电路定时器555与RC组成的多谐振荡器产生矩形脉冲：暂稳状态的脉冲宽度tp1，即uc从(1/3)Ucc充电上升到(2/3)Ucc所需的时间：tp1（R1R2）Cln20.7（R1R2）C脉冲宽度tp2，即uc从(2/3)Ucc放电下降到(1/3)Ucc所需的时间：tp2R2Cln20.7R2C振荡周期： T=tp1+tp20.7(R12R2)C因此，令R1=2K,R2=5K,输出频率为100Hz即T=0.01s，则可求出C=1.19F。得下图2-1中100Hz的555定时器构成的多谐振荡器：图3-1从3脚(OUT)输出脉冲信号。3.2 设计十进制加法计数器使用74LS90芯片实现十进制加法计数器。74LS90 是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下： (1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。 (2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 (3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端， 则构成异步8421码十进制加法计数器。 (4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端， 则构成异步5421码十进制加法计数器。 (5)清零、置9功能。 a) 异步清零 当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA0000。 b) 置9功能 当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA1001。在这里我们用到的是将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，构成的异步8421码十进制加法计数器。如下图2-2：图3-23.3 设计六进制加法计数器常用异步集成计数器74LS290。其中，S9（1）、S9（2）称为置“9”端，R0（1）、R0（2）称为置“0”端；CP0、CP1端为计数时钟输入端，Q3Q2Q1Q0为输出端，NC表示空脚。74LS290具有以下功能：置“9”功能：当S9（1）=S9（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=1001，而（1001）2=（9）10，故又称为异步置数功能。置“0”功能：当S9（1）和S9（2）不全为1，并且R0（1）=R0（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=0000，故又称为异步清零功能或复位功能。计数功能：当S9（1）和S9（2）不全为1，并且R0（1）和R0（2）不全为1时，输入计数脉冲CP，计数器开始计数。计数脉冲由CP0输入，从Q0输出时，则构成二进制计数器；计数脉冲由CP1输入，输出为Q2Q1Q0时，则构成五进制计数器；若将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入，输出为Q3Q2Q1Q0时，则构成十进制（5421码）计数器。因此，74LS290又称为“二五十进制型集成计数器”。图3-33.4 启动与停止电路如图：图3-4当开关接低电平即接地时，通过与时钟脉冲与非，使计时器处于暂停状态；当开关接高电平即VCC时，通过与时钟脉冲与非，使计时器处于启动状态。因此这个开关为“启动/暂停”按键。3.5 清零电路设计如图:图3-5当开关接高电平时，所有计数器清零；当开关接低电平时，所有计数器正常工作。第四章 Multisim软件仿真结果 仿真结果如图4-1：图4-1仿真图 4-2 暂停图4-3 清零第五章 心得体会在设计实践的过程中，我深深的体会到必须要有扎实的知识基础，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。在整个电路的设计过程中，花费时间最多的是利用Multisim 仿真，因为以前没有学过这个软件，所以我们要从头学起，自行摸索的学习。我们在各个单元电路的连接上花费了大量时间。我们在设计时曾做出了两套方案以及仿真电路，我们仔细比较分析其原理以及可行的原因，这才确定了我们的电路。实习过程中，我深刻的体会到在设计过程中，要考虑到各个元器件的功能和特性，要翻阅大量资料，参考别人的经验，只有这样才能把自己的电路设计的成功。通过这次对数字式秒表的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字秒表的原理与设计理念。在此次的数字秒表设计过程中，我更进一步地熟悉了芯片的结构、管脚图、功能表及掌握了各芯片的工作原理和其具体的使用方法。而且这些知识是对我们大学生来说十分宝贵的实践经验，是无法在课堂上获得的，是现今社会最重视的同时也是我们最需要提高的部分。在设计电路中,完成电路图只是完成了设计的一小部分，更加困难的是对电路的验证和纠错，在这过程中我接触到了很多未接触过的检查方法和思想。在电路的仿真过程中出错的主要原因都主要是接线的错误所引起的。接线的时候一定要细心，不要接错，同时也要学会如何判别芯片的功能，要是芯片不具备要求的功能，或者，不匹配，即使接线再正确也出不来结果。对自己的设计要仔细考虑，是否可行，尤其是进位输出，着重看看进位的CP脉冲是否正确等。总体来说，通过这次课程设计学习，我越发感觉电子设计不是死板的东西，是有很大科学性与艺术性的。不同芯片的使用，不同的接线方法，不同的变量，不同的实现思路，