《逻辑门电路》PPT课件.ppt

第二章 逻辑门电路,2.1 分立元件门电路 2.2 TTL集成逻辑门 2.3 CMOS逻辑门,2.1 分立元件门电路,门：在数字电路中，指的是实现一些基本逻辑关系的电路。 最基本的逻辑门是与门、或门和非门。,2.1.1 二极管与门,图2-1为由二极管构成的与门电路。假设二极管的正向电阻为零，反向电阻为无穷大。UCC=3 V 。,电路工作描述： 在 A，B输入信号中，只要有一个为低电平0 V时，其对应的二极管导通，输出F就被钳在低电平0 V上，输入信号为高电平+3 V的对应二极管截止。只有A，B输入均为高电平+3 V时D1, D2均截止，输出F被钳位在高电平+3 V上。 假设高电平+3 V表示“1”，低电平0 V表示“0”。则输入A，B和输出F之间电压的关系如表2-1所示。由表可看出输出F和输入A，B之间符合逻辑“与”的关系，其表达式F=AB。,图 2 -1 二极管与门及其逻辑符号,表 2 -1 二极管与门逻辑关系表,F,2.1.2 二极管或门,图2-2为由二极管构成的或门电路。,电路工作描述： 在 A，B输入信号中，只要有一个为高电平+3 V，输出F被钳位在高电平+3 V上。只有A，B输入均为低电平0 V时D1, D2均截止，输出F才被钳在低电平0 V上。 同与门电路一样的假设，那么图2-2电路输入A，B和输出F之间电压的关系如表2-2所示。由表可看出输出F和输入A，B之间符合逻辑“或”的关系，其表达式F=A+B。,图 2 -2 二极管或门及其逻辑符号,表 2 -2 二极管或门逻辑关系表,F,2.1.3 三极管非门,非门就是反相器。图2-3为由三极管构成的非门电路。,当输入为高电平时输出为低电平，而输入为低电平时输出为高电平。那么输入A和输出F之间的电压关系表如表2-3所示，由表可知它们是反相关系，其表达式 。 在实际应用中，为保证输入为低电平时三极管能可靠地截止，常在输入端接入负电压-UEE。,图 2 -3 三极管非门及其逻辑符号,表 2 -3 三极管非门逻辑关系表,2.2 TTL集成门电路,1. TTL集成逻辑非门的电路结构及工作原理 电路如图2-4所示。 电路结构： 三极管T1和电阻R1构成电路的输入级； T2和电阻R2、R3组成中间级，从T2的集电极和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号； T3、D、T4和R4构成推拉式输出级。,2.2.1 TTL集成逻辑非门,图 2 -4 集成逻辑非门电路及逻辑符号,工作原理： (1) 输入为低电平UIL (0.3 V) 时电路中各点的电压值 T1的射极导通，UBE1 0.7V，所以T1的UB1 1 V。 T2、T4均截止， T2基极反向电流即为T1的集电极电流，基值很小，因此T1处于深饱和，UCE10.1 V，T1的 UC1=UIL+UCE1=0.3V+0.1V=0.4V； 由于T2截止，UCC经R2驱动T3和D, 使T3和D导通。由于UBE3=UD 0.7V，因此UO=UCC-IB3R2-UBE3-UD。 由于IB3很小，则UOUCC-UBE3-UD=5 V-0.7 V-0.7 V=3.6 V 输出为高电平，晶体管的工作状态如图2-5所示。,图 2 -5 输入为低电平时的工作状态,图 2 -6 输入为高电平时的工作状态,(2) 输入为高电平UIH (3.6V) 时电路中各点的电压值 T1的集电结和T2、T4发射结均为正向偏置而导通， PN结导通压降均为0.7V，则T1的基极电位被钳在2.1V左右。 T1的UC1=1.4V左右，因此T1处于发射结反偏、集电结正偏的倒置工作状态。 T2处于饱和导电，UCE2=0.3V，T2的UC2=UCE2+UBE4=0.3V+0.7V=1V，它不能同时驱动T3, D T3、D截止， T2的发射极向T4提供足够的基流，使T4处于饱和，因此输出为低电平。 UO=UOL=UCE40.3V，晶体管的工作状态如图2-6所示。,2. TTL集成逻辑非门的主要外特性 （1）电压传输特性 它是指输出电压随输入电压变化的关系曲线。如图2-7所示。,图 2 -7 TTL集成逻辑非门电压传输特性,3.6V,由电压传输特性曲线，可知TTL与非门主要特性参数: 在截止区输出高电平 UOH=3.6 V ，在饱和区输出低电平UOL=0.3 V 开门电平Uon，关门电平Uoff及阈值电平Uth 开门电平Uon是指在保证输出为额定低电平(0.35 V)条件下，允许输入高电平的最低值。一般Uon1.8 V。在图2-7中对应UiHmin,即Uon=UiHmin。 关门电平Uoff是指在保证输出为额定高电平(3 V)的90%(2.7 V)的条件下，允许输入低电平的最高值，一般Uoff0.8 V。在图2-7中对应UiLmax，即Uoff=UiLmax。 阈值电平Uth是转折区的中点对应的输入电压。一般Uth=1.4 V。在图2-7中对应UTH。,抗干扰能力 在保证输出仍是高电平的条件下，所允许的最大正向干扰幅度就是该电路的低电平噪声容限，用UNL表示。 UNL=Uoff-UiL。 同理，当输入为高电平UIH时，在保证输出低电平的前提下，输入端所允许的最大负向干扰幅度就是电路的高电平噪声容限，用UNH表示，有UNH=UiH-Uon。,（2）输入特性 输入特性是指输入电压和输入电流之间的关系曲线，即Ii=f(UI)。输入电流Ii以流入输入端为正方向。输入特性曲线如图2-8所示。,图 2 -8 输入特性曲线,当输入端为低电平UIL时，非门对信号源呈现灌电流负载，此时 称为输入低电平电流。 通常 把UI=0 V时的电流叫做输入短路电流IIS。 当输入端为高电平时UIH时，非门对信号源呈现拉电流负载，通常 ，称为输入高电平电流。,（3）输入负载特性 在实际应用中，往往需要在非门输入端与地之间接入电阻，构成如图2-9所示的情况。,图 2 -9 输入负载特性,若 ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为Roff。 若 ，则电阻的接入相当于输入端输入高电平，此时的电阻称为开门电阻，记为Ron 。,（4）输出特性 它反映了输出电压UO和输出电流IO的关系，如图2-10所示。,图 2 -10 输出特性,与非门处于开态时：T4饱和，负载电流为灌入电流。当灌入电流增加时，T4的饱和程度减轻，输出低电平随灌入电流增加而略有增加，如图2-10中OA段所示。输出电阻约在1020。灌入电流受到T4饱和程度限制。若使T4脱离饱和而进入放大，则随着灌入电流的增大，使输出低电平增加较大，如图中AB段所示。在正常工作时，不允许工作于AB段。 与非门处于关态时：此时T4截止，T3，D导通。这时负载电流为拉电流。输出电阻为100左右。当拉电流增加时，输出高电平将减小。,如图2-11所示，TTL集成逻辑与非门的电路由输入级、 中间倒相级和输出级三部分构成。,2.2.2 TTL集成逻辑与非门,图 2 -11 集成逻辑与非门电路及逻辑符号,TTL与非门和非门的主要区别在于： 输入级采用了多射极三极管，其他同非门结构形式一样。 1. 多射极管 如图2-12所示为多射极管的符号及等效电路。它和一 般晶体三极管基本相同，只是由多个三极管组合而成，基 极和集电极连接到一点，发射极各自独立。,图 2 -12 多射极管的符号及等效电路,2. TTL与非门电路系列的改进 为了提高工作速度，降低功耗，继上述T1000系列之 后，又相继研制生产了T2000，T3000，T4000三种改进型。 为了提高电路的开关速度，减小延迟时间， T2000系列 与非门的典型电路，在电路结构上采取以下两个改进措施。 输出级采用达林顿结构，可以进一步减小电路的输出电 阻，从而提高带拉电流负载的能力，加速对负载电容的 充电速度。 将所有电阻的阻值普通降低了将近一倍。,TTL或非门电路如图2-14所示，尽管它的逻辑功能与 与非门不同，但它的输入特性与输出特性与TTL与非门基 本相同。 TTL或非门的特点为：T1管、T2管及电阻R1组成的电 路和 管、 管及电阻 组成的电路功能完全相同， 而管和管的输出端相并联，在逻辑上构成或的关系。输出 级仍然是推拉输出电路，所以整个电路实现的是或非逻辑 功能 。,2.2.3 TTL集成逻辑或非门,图 2 -14 TTL集成逻辑或非门电路及逻辑符号,2.2.4 集电极开路的TTL与非门（OC门）,具有推拉式输出级的与非门不允许输出端直接并联，因为这样可能导致输出级晶体管的损坏。 克服方法：集电极开路门（OC门）。 OC门的电路结构与逻辑符号如图2-15所示，输出非门集电极开路，在使用时必须外接集电极负载电阻RL和电源。,图 2 -15 OC门的电路结构及逻辑符号,图 2 -16 两个OC门的并联使用,利用两个OC逻辑门输出端相连，可以实现两输出相与的功能，称为线与。 图2-16所示为两个OC门的输出端直接相连的情况。输出与输入的逻辑关系为,线与实际上是进行与或非运算。（只要Y1、Y2有一个是低电平，Y就是低电平；只有Y1、Y2同时为高电平，Y才是高电平。）,2.2.5 三态输出的TTL门（TS门）,普通TTL门的输出两种状态：逻辑0和逻辑1，且都是低阻输出。 三态输出TTL门：高电平(逻辑1)，低电平(逻辑0)，高阻状态（这时输出端相当于悬空，主要应用在与总线连接的接口电路上）。 三态输出门(简称三态门)是在普通门电路基础上，增加控制端和控制电路构成。,图 2 -17 三态输出门的电路和逻辑符号,图2-17所示为三态输出门的电路和逻辑符号。 图（a）电路： 当EN=0时，P点为低电位，它是多射极管T1的一个输入信号。因此，T2, T5截止。同时，由于P点是低电位二极管D导通，使T2的集电极电位被钳位1 V左右，T4也截止。这时，输出呈现高阻状态。 当EN=1时，P点为高电位，二极管D截止，这时电路实现正常的与非功能即 。 在电路中EN称做三态使能端，当EN=0，呈现高阻态；当EN=1，电路实现正常与非功能。EN为高电平有效。,图（b）电路： 工作原理几乎和图（a）一样，唯一不同在于： 控制电路少一个非门，则 =0，电路实现正常与非功能。 =1为高阻状态。 为低电平有效。,第8次课 end,第7次课 ch1习题课,2.3 CMOS逻辑门,CMOS器件是由一个PMOS管和一个NMOS管组成 的互补器件，也称为互补集成逻辑门电路。,1. 电路形式 由一个p沟道增强型MOS管和一个n沟道增强型MOS管串联而成。通常以p沟道管作为负载管，n沟道MOS管作为输入管。,2.3.1 CMOS倒相器,图 2 -18 CMOS倒相器,电路如图2-18所示。 PMOS管的衬底和源极连在一起接电源UDD，NMOS管的衬底和源极连在一起接地。两只管子的栅极并接在一起，作为倒相器的输入端；漏极串接起来，作为输出端。它们的开启电压UthP0，通常为了保证电路正常工作，要求： UDD|UthP|+UthN 即要求电源电压要大于两管开启电压之和。,2. 工作原理 设UthP=2 V，UthN =2V，UDD=+5 V。 若输入UI=0 V（低电平）时，输入NMOS管的UGSN=UI=0 V|UthP|，因此负载管导通，等效较小的导通电阻约103左右，因此输出电压UO=UDD=+5 V。 当输入UI=+5 V（高电平）时，输入NMOS管的UGSN= UI =+5 V UthN，所以导通，同时PMOS负载管的UGSP= UI UDD=5V5V=0V，所以|UGSP|UthP|，负载管截止，输出电压UO 0 V。,由上述分析可知，图2-18所示电路起了倒相作用，也即反相器。 CMOS倒相器在工作过程中，两管轮流导电，静态电流只有纳安数量级，这是CMOS倒相器的重要特点。,3. 传输特性 CMOS倒相器电压传输特性：UO=f(UI) ，电压传输特性曲线如图2-19所示。 由此可知CMOS反相器的门限电平UTH近似等于1/2UDD ，因此它可以获得最大限度的输入端噪声容限UNH=UNL=1/2UDD 。,图 2 -19 电压传输特性,4. CMOS倒相器的特点 静态功耗极低，仅几十纳瓦 抗干扰能力较强 电源利用率高 输入阻抗高，带负载能力强。,CMOS传输门是由P沟道和N沟道增强型MOS管并联互补组成。如图2-20所示。 P沟道的源极和N沟道的漏极相连，作为输入输出端。P沟道管的漏极和N沟道管的源极相连，作为输出输入端。两个栅极受一对控制信号C和 控制。由于MOS器件的源和漏两个扩散区是对称的。所以信号可以双向传输。,2.3.2 CMOS传输门（双向开关）,图 2 -20 CMOS传输门及其逻辑门,当控制信号C=0时，TN、 TP两个MOS管都截止。输出和输入之间呈现高阻抗，所以传输门截止。 当控制信号C=UDD， =0 V时，如果0UIUDDUthN，则TN管导通；如果|UthP|UI UDD ，则TP导通。 当UI在0 V到UDD 之间变化时，总有一个MOS管导通，使输出和输入之间呈低阻抗，传输门导通。 CMOS传输门和CMOS倒相器组合，可以构成多种复杂的逻辑电路，它们都是CMOS集成电路的基本单元。,1. CMOS与非门 电路如图2-21所示。,2.3.3 CMOS逻辑门电路,图 2 -21 CMOS与非门,当A，B两个输入信号中有一个0时，与该端相连的N沟道MOS管截止，P沟道MOS管导通。由于两个N沟道MOS管串联，只要其中一个截止，输出端对地的电阻就非常大；两个相并联的P沟道MOS管只要其中一个导通，输出端和电源之间电阻就很小，因此输出端输出高电平1 。 只有两个输入信号A和B均为1时，两个N沟道MOS管均导通，两个P沟道MOS管均截止，这时输出为0 。 因此，该电路具有与非功能。,2. CMOS或非门 电路如图2-22所示。,图 2 -22 CMOS或非门,当A，B两个输入信号中有一个1时，与该端相连的N沟道MOS管导通，P沟道MOS管截止，由于两个N沟道MOS管并联，只要其中一个导通，输出端就输出低电平0。 只有两个输入信号A和B均为0时，两个N沟道MOS管截止，P沟道MOS管导通，这时输出为1。 因此，该电路具有或非功能。,3. 带缓冲级的与非门 利用CMOS倒相器构成的与非门电路虽然简单，但存在以下缺点。,输出电阻RO受输入端状态的影响，由于状态不同，输出电阻相差四倍之多。 当输入端数目增多时，输出低电平也随着相应提高。,为了克服这些缺点采用了带缓冲级的与非门电路如图2