异或门变同或门集成电路设计.doc

课程设计同或门集成电路设计学生姓名： 学 院： 专业班级： 专业课程： 指导教师： 201 年 月 日1 绪论1.1 设计背景随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。1.2 Tanner软件介绍TannerPro的设计流程很简单。将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，则回到S-Edit检查电路图，如果T-Spice模拟结果无误，则以L-Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或S-Edit的图。直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作整个电路所需的掩膜板。1.3 设计目标（1）用tanner软件中的原理图编辑器S-Edit编辑同或门电路原理图。（2）用tanner软件中的T-Spice对同或门电路进行仿真并观察波形。（3）用tanner软件中的L-Edit绘制同或门版图，并进行DRC验证。（4）用tanner软件中的T-Spice对同或门的版图电路进行仿真并观察波形。（5）用tanner软件中的layout-Edit对同或门进行LVS检验观察原理图与版图的匹配程度。2 同或门系统设计2.1 同或门电路设计（1）同或电路的意义CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列优点，成为现在IC设计的主流技术。在CMOS集成电路设计中，同或电路的设计与应用是非常重要的。同或电路是算术逻辑单元和比较判别电路中非常重要的单元电路，已经被广泛应用于半加器、全加器、奇偶校验和逻辑比较等电路中。用CMOS静态逻辑电路设计的同或电路功耗低、结构简单可靠、工作速度快，成为大规模集成电路芯片设计中最重要的单元电路之一。（2）同或门功能实现当输入A与B不同时，输出Y为0；当输入A与B相同时，输出Y为1。同或电路可以实现逻辑异或关系，输出F与输入A、B的逻辑关系表达式为：Y = AB = AB + 其逻辑关系真值表如表1所示。表1同或门真值表ABY=AB=AB+001010100111（3）同或门的设计异或门：用两个CMOS反相器和一个CMOS传输门构成的异或门电路。同或门：利用异或门和反相器组成一个同或门。反相器接异或门输出端口,把输出当做反相器的输入，就可以构成同或门了。2.2 同或门原理路结构（1）打开 S-Edit 程序: 打开执行在学习软件目录下的S-Edit 程序，或选择“开始-“程序”-Tanner EDA-S-Edit 命令，即可打开S-Edit 程序。（2）选择FileNewNew design建立文件，选择cellnew view建立文件，即打开了画图框。（3）添加元件库C:Documents and SettingsAdministratorMy DocumentsTanner EDATanner Tools v13.0LibrariesAllAll.tanner，如图1所示。图1添加元件库（4）按照电路选择合适的元件，连接电路，构成原理图，如图2所示。图2电路原理图图2-2电路原理图说明：图中PMOS_1和NMOS_1构成第一个反相器，由电源VDD供电，其输出为。第二个反相器由PMOS_2和NMOS_2组成，其输入为B。它不直接接电源VDD，而是由A和供电，当A为1时才正确加电而工作，而A为0时，第二个反向器的供电电压极性是相反的，所以截止。传输门由PMOS_3和NMOS_3组成，其控制电压为A和。第三个反相器由PMOS_4和NMOS_4组成。当A=0时，第二个反向器截止，传输门开启而导通，B将通过传输门传到第三个反相器再输出，即A=0 Y= 反之，当A=1时，传输门截止，第二个反向器工作，B经反相后再经过第三个反相器输出，故A=1 Y=B2.3 同或门电路仿真首先，给同或门的输入端加入激励信号，仿真中高电平为VDD=5V，低电平为GND，并添加输入输出延迟时间。然后再添加文件路径如图3所示。 图3添加文件再生成电路网表，进行仿真，输出波形。波形图如下图图4所示。图4电路仿真波形2.4 同或门的版图绘制 （1）PMOS版图设计由于L-Edit软件在进行电路版图设计之前首先得进行元器件版图的设计，而在本次电路中用到的元器件有PMOS管和NMOS管，所以在画与门版图之前首先要先绘制好PMOS管和NMOS管的版图。1)打开L-Edit程序：L-Edit会自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上，如下图5中所示。图5L-Edit菜单栏2)另存为新文件：选择执行File/SaveAs子命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存贮目录，在“文件名”文本框中输入新文件名称，如YIH。3)替换设置信息：用于将已有的设计文件的设定（如格点、图层等）应用于当前的文件中。选择执行File/ReplaceSetup子命令打开对话框，单击“FromFile”栏填充框的右侧的Browser按钮，选择C:UsersdongfangDocumentsTanner EDATanner Tools v13.0L-Edit and LVSSPRLightsLayoutlightslb.tdb文件，如下图6所示，单击OK就将lightlb.tdb文件中的格点、图层等设定应用在当前文件中。图6替换设置信息窗口设置好这些之后其它的都选择系统默认的值就行，然后就可以开始元件版图的绘制了。首先绘制PMOS管的NWell层，在Layers面板的下拉列表中选取NWell选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口画出横向28格纵向18格的方形即为NWell，画好NWell层之后然后再继续按照规则一步步绘制好Active层、PSelect层、Ploy层、ActiveContact层、Metal1层等，每设计好一层并将其摆放到规定的位置，然后进行一次DRC检查，确认是否有错误，一切都无误之后就能保存了，制作好的PMOS版图如图7中所示。图7 PMOS版图(2)NMOS版图设计在PMOS管设计好并保存之后就能开始绘制NMOS管的版图了，新建NMOS单元：选择Cell/New命令，打开CreateNewCell对话框，在其中的Newcellname栏中输入NMOS，单击OK按钮。绘制NMOS单元：根据绘制PMOS单元的过程，依次绘制Active图层、NSelect图层、Ploy图层、ActiveContact图层与Metal1图层，完成后的NMOS单元如图8中所示。其中，Active宽度为14个栅格，高为6个栅格；Ploy宽为2个栅格，高为10个栅格；NSelect宽为20个栅格，高为10个栅格；两个ActiveContact的宽和高皆为2个栅格；两个Metal1的宽和高皆为4个栅格。图8 NMOS版图设计（3）PMOS 基板节点组件：由于PMOS 的基板也需要接通电源，故需要在N Well上面建立一个欧姆节点，其方法为在N Well 上制作一个N 型扩散区，再利用Active Contact将金属线接至此N 型扩散区。N 型扩散区必须在N Well 图层绘制出Active 图层与N Select图层，再加上Active Contact 图层与Metal1 图层，使金属线与扩散区接触，绘制结果如图9所示。其中 N Well 宽为15 个格点、高为15 个格点，Active 宽为5 个格点、高为5 个格点，N Select 宽为9 个格点、高为9 个格点，Active Contact 宽为两个格点、高为两个格点，Metal1宽为4 个格点、高为4 个格点。图9PMOS节点组件（4）NMOS 基板节点组件：由于NMOS 的基板也需要接地，故需要在P Base 上面建立一个奥姆节点，其方法为在P Base 上制作一个P 型扩散区，再利用Active Contact 将金属线接至此P 型扩散区。P 型扩散区必须绘制出Active 图层与P Select 图层，再加上ActiveContact 图层与Metal1 图层，使金属线与扩散区接触，绘制结果如图10所示。其中 Active 宽为5 个格点、高为5 个格点，P Select 宽为9 个格点、高为9 个格点，Active Contact 宽为两个格点、高为两个格点，Metal1 宽为4 个格点、高为4 个格点。图10 NMOS节点组件（5）输入与输出版图由于同或门有两个输入端口，且输入信号是从闸极(Poly)输入，由于此范例使用技术设定为MOSIOrbit 2U SCNAMEMS，输入输出信号由Metal2 传入，故一个同或门输入端口需要绘制Metal2 图层、Via 图层、Metal1 层、Poly ontact 图层与Poly 图层，才能将信号从Metal2 图层传至Poly 层。如图11为输入输出口。图11输入输出版图(6)版图设计启动L-Edit程序，将文件另存为YIH，将文件CELL0.tdb应用在当前的文件中，设定坐标和栅格。复制单元：执行Cell/Copy命令，打开SelectCelltoCopy对话框，将CELL0.tdb中的NMOS单元和PMOS单元复制到CELL0.tdb文件中。引用NMOS和PMOS单元：执行Cell/Instance命令，打开引入图例单元对话框，选择NMOS单元单击OK按钮，可以在编辑画面出现一个NMOS单元；再选择PMOS单元单击OK，在编辑画面多出一个与NMOS重叠的PMOS单元，可以用Alt键加鼠标拖曳的方法分开PMOS和NMOS，由于本次绘制异或门电路需要用到4个PMOS管和4个NMOS管，所以上步中的引用PMOS和NMOS单元分别需要进行4次，然后再进行元器件之间的电路连接。连接PMOS和NMOS的漏极：由于反相器PMOS和NMOS的漏极是相连的，可利用Metal1将NMOS与PMOS的右边扩散区有接触点处相连接，进行电气检查，没有错误。再按照电路原理图一步一步将所有的线路都连接好，然后再标出VDD、GND节点以及输入输出端口A、B、OUT等节点。例如标注VDD和GND节点的方法是单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线重叠的方格后，将自动出现EditObject(s)对话框，在“On”框的下拉列表中选择Metal1，如图12中所示。在Portname栏内键入VDD，在TextAlignment选项中选择文字相对于框的位置的右边。然后单击“确定”按钮。用同样的方式标出GND、A、B以及OUT。图12输入输出节点设置放好上面的所有节点标号之后最整个同或门电路的版图就算做好了，接下来再进行单元名称的修改。执行Cell/RenameCell命令，打开RenameCellCell0对话窗口，将cell名修改为YIH。最后画好的完整版图如下图13中所示。图13同或门版图然后进行DRC设计规则检查，出现如图14所示的情况，即DRC检查没有错误，版图设计成功，可以进行版图仿真了。图14DRC设计规则检查2.5 同或门版图仿真（1）T-Spice模拟将同或门布局图成果转化成T-Spice 文件，可选择ToolsExtract 命令 (或单击按钮)，打开Extract 对话框，单击其中的Browser 按钮，在弹出的对话框中选择.LEdit82SamplesSPRexample1lightsext 文件，如图15 所示。图15设置文件将反相器布局图转化出的结果cell0sp 利用T-Spice 来进行模拟。程序如下：加载包含文件VDD 电压值设定设定A 的输入信号分析设定输出设定进行模拟，设定完的结果如图16所示。图16 T-Spice模拟（2）T-Spice仿真模拟结果在 W-Edit 中的状态如图17 所示图17 同或门T-Spice仿真波形图2.6 LVS对比用layout-Edit对电路进行LVS检查验证，首先添加输入输出文件，点击File，选择要查看的输出，单击运行，验证版图网表如图图18与电路图网表如图图19的一致性，会出现Verification对话框，观察输出结果检查电路原理图与版图的匹配程度；若出现Circuits are equal，则说明电路图与版图是互相匹配的，输出结果如下图20所示。图18版图网表图19电路图网表图20 异或门电路LVS检查匹配图由以上可得出结论：电路图与版图是互相匹配的。3 总结体会通过两周的课程设计学习，综合运用所学的知识完成了设计任务。使我更进一步熟悉了专业知识，并深入掌握仿真方法和工具。进一步熟悉设计中使用的主流工具，学习了良好的技术文档撰写方法；了解后端设计；加深综合对所学课程基础知识和基本理论的理