《栅和体电流模型》PPT课件.ppt

集成电路器件模型与模拟,池雅庆 国防科技大学计算机学院 微电子与微处理器研究所 2014年4月,课程安排,一、概述 二、MOS电容 三、长沟MOSFET的理论与直流特性 四、实际MOS晶体管的直流模型 五、体电流模型和栅电流模型 六、 MOSFET中的噪声 七、先进MOSFET模型 八、 MOSFET模型参数提取,2,体和栅电流模型,池雅庆 国防科技大学计算机学院 微电子与微处理器研究所 2014年4月,参考文献,用于VLSI模拟的小尺寸MOS器件模型理论与实践第八章 S. Tam, P. K. Ko, C. Hu. Lucky-electron model of channel hot electron injection in MOSFETs. IEEE Trans. Electron Devices, 1984, 31, 1116-1125,4,提纲,5,热载流子效应,6,35nm,Gate Length,35 nm process,器件尺寸等比例缩小 栅氧化层厚度持续减小 氧化层中垂直电场迅速增加 栅氧电场超过1MV/cm 沟道电场迅速增加 沟道电场超过0.1MV/cm 强电场使载流子速度升高 高能载流子产生的可靠性问题即热载流子效应,7,体电流和漏电流来源,热载流子效应 现象 漏端高电场 热电子 热电子碰撞电离 形成体电流 Ib 热电子注入栅SiO2层 形成IG 引起界面陷阱 器件性能退化与IG有关.,8,体电流和漏电流来源,热载流子效应 影响 Ib 流过衬底而形成 “源-衬底-漏”(n-p-n) 的寄生晶体管使短沟器件易发生漏源击穿和I-V曲线回滞；在CMOS电路中将导致闩锁效应 热电子注入栅极将严重影响 MOS的可靠性 热电子退化,9,体电流（衬底电流）模型,体电流产生碰撞电离 对n沟MOS，热电子从源到漏漂移的过程中发生碰撞电离而产生空穴，这些空穴被衬底收集便形成了体电流Ib 可将Ib表示为 （1） 其中Id是漏极电流，M是碰撞电离雪崩倍增因子： （2） n是电子的碰撞电离系数，强烈依赖于沟道电场E,10,体电流模型（2）,碰撞电离模型 由于IbId（小3-5个数量级），因此可以将Ib看成很低水平的雪崩电流，化简（1）（2）可得 （3） y=0为碰撞电离起点，y为距起点距离，Li为漏端附近碰撞电离终点。一种n模型为 （4）,11,体电流模型（3）,碰撞电离模型 代入（3）得 （5）,12,体电流模型（4）,碰撞电离模型 碰撞电离可以发生在表面也可以发生在体内，且在低电场下也有体电流，该过程同样重要。所以一般把Ai和Bi作为体电流模型中的可调参数。 n与电场呈指数关系，因此最大电场处的碰撞电离起主导作用。MOS中最大电场位于漏端，则可认为碰撞电离积分（3）主要由漏端的最大电场Em决定。,13,体电流模型（5）,碰撞电离模型 为求解Ib，须知道电场分布。 根据第四章沟道电场模型 （或见用于VLSI模拟的小尺寸MOS器件模型理论与实践6.7.3节） 在速度饱和区域中的沟道电场分布（回忆直流模型）为 （6） 其中 （7），tox为栅氧厚度，Xi为结深 EC=4104V/cm 则速度饱和区域中最大电场 （8）,14,体电流模型（6）,碰撞电离模型 变换积分变量dy为(dy/dE)dE，则 （9） （10） （11）,A. Erdelyi. Asymptotic Expansions. Dover Publications Inc, New York, 1956,15,体电流模型（7）,碰撞电离模型 代入 ，则 （12） 实际应用中， 可拟合成 的形式，由EEm,则（10）式可变为 (13)(14),16,体电流模型（8）,体电流分析 对长沟厚栅器件 对tox15nm，L0.5um的器件 栅氧厚度tox越薄，Ib越大 源/漏结深Xj越浅，Ib越大 有效沟道长度L越短，Ib越大 衬底掺杂浓度Nb越大，Vth越高，Vdsat越小，Ib越大,Vdsat=Vgs-Vth,体电流分析 对于给定的Vds，当Vgs增加，Id增加，则开始时Ib随Vgs增加而增加； 随着Vgs继续增大，Vdsat随Vgs增加而增加，则Ib减小。 峰值位于VgsVds/2（近似是VgsVth）左右,17,体电流模型（9）,Vdsat=Vgs-Vth,实际体电流模型 上述模型中，Em表达式过于简化。由于Ib与Em呈指数关系，Em的误差会带来Ib很大的误差。 对于电路模拟，通常加入工艺拟合参数来进行修正 Em： l： 其中 ，Vth0为Vbs=0时的阈值电压,18,体电流模型（10）,PMOS的体电流 PMOS的体电流是由于沟道热空穴碰撞产生的电子电流。 由于空穴的碰撞电离率比电子小2-3个数量级，所以相同工艺和偏置下PMOS的Ib比NMOS小。,19,体电流模型（11）,提纲,20,栅电流来源 栅电流Ig主要由沟道热电子（CHE）注入到栅氧化层中形成。 电子越过Si-SiO2势垒需要动能约3.2eV，而空穴需要约4.9eV。,21,栅电流产生机制（1）,22,栅电流产生机制（2）,沟道热电子到达栅极条件 热电子必须能够从沟道电场中获得足够的动能（大于Si-SiO2的势垒高度）； 该热电子必须经历一次弹性碰撞，是它的动量变为垂直于势垒方向的动量； 该热电子到达界面之前不能有任何非弹性碰撞。,热电子运动 过程 AB：电子从沟道电场中获得能量变“热”，概率P1； 在B点由于弹性碰撞使热电子方向改变； BC：电子到达Si-SiO2界面时不应受到任何非弹性碰撞，保留足够能量穿越栅氧势垒，概率P2； C D：电子进入二氧化硅势垒，在氧化层镜像势阱中不能受到碰撞，概率P3； 在D点被外加电场扫到栅极。,23,栅电流产生过程,24,栅电流模型（1）,栅电流概率计算 栅电流为： （1） P1为电子获得足够动能和垂直动量的概率； P2为热电子到达Si-SiO2界面时未受到任何非弹性碰撞的概率； P3为电子在氧化层镜像势阱中未受到任何碰撞的概率； r为改变方向散射的平均自由程； dy/ r为dy距离内热电子改变运动方向的概率。,25,栅电流模型（2）,P1的计算 热电子越过Si-SiO2势垒b，动能须大于q b ，电子须在沟道中经过d= b /E的加速（设E为常数）； 沟道电子经过d或更长的距离而没有受到任何碰撞的概率为e-d/ ，为热电子散射的平均自由程； 则电子获得大于势垒b的动能的概率为e- b /E；,26,栅电流模型（3）,P1的计算 为使沟道电场加速的电子向氧化层运动，须通过弹性碰撞改变动量的方向。发生弹性碰撞概率为/d ，碰撞后方向指向氧化层的概率为1/4。 则电子获得足够动能和垂直动量的概率P1为： （2）,27,栅电流模型（4）,P2和P3的计算 Tam等人给出了P2和P3的表达式： S. Tam, P. K. Ko, C. Hu. Lucky-electron model of channel hot electron injection in MOSFETs. IEEE Trans. Electron Devices, 1984, 31, 1116-1125 P2：热电子到达Si-SiO2界面时未受到任何非弹性碰撞的概率 （3） P3：电子在氧化层镜像势阱中未受到任何碰撞的概率 （4）,28,栅电流模型（5）,Pox计算 P2和P3仅是栅氧化层电场Eox的函数，所以可以综合为： （5） 可见Eox增大，P（Eox）也增大。 P3：电子在氧化层镜像势阱中未受到任何碰撞的概率,29,Ig计算 Tam等人求得： （6）,栅电流模型（6）,30,栅电流分析 栅电流的峰值位于VgsVds处。 当固定Vgs、VgsVds时，Vds ，则Em，相应Ig ； 当固定Vgs、VgsVds时，线性区，Vds，则Id，Ig； 当固定Vds、VgsVds时，Vgs ，Id ，最终Ig； 当固定Vds、VgsVds时， Vgs ，Em ，最终Ig 。,栅电流模型（7）,31,PMOS的栅电流 当Vgs较小时，PMOS的栅电流由雪崩热电子（空穴的碰撞电离产生）形成，而不是沟道热空穴形成的。 当Vgs 较高时，栅电流则由热空穴组成。 当Vgs较小时，虽然PMOS中雪崩热电子的数量比NMOS小几个数量级，但是PMOS的栅电流却大于相应尺寸的NMOS。这是因为在PMOS中，Vgs Vds时，Eox太小。,栅电流模型（8）,32,PMOS的Ig计算 由于PMOS的栅电流是由空穴碰撞电离产生的雪崩热电子形成的，所以可以把NMOS栅电流公式中的Id替换为Ib来作为PMOS的栅电流公式。 （7）,栅电流模型（9）,提纲,33,34,SOI MOS FIN FET High-k,先进MOS结构,35,厚膜SOI-MOS 有源硅膜层较厚, 在正面耗尽层和背面耗尽层之间存在有导电的中性区。 薄膜SOI-MOS 背面可有耗尽、积累和反型3 类 (在VLSI中多用 耗尽类)。 中等膜厚SOI-MOS 可以是厚膜FET, 也可是薄膜FET (决定于背栅电压)。,SOI MOS,35,36, 薄膜SOI-MOSFET的阈值电压: * 背面积累状态 VT (积累) = VFBf + ( 1 + Cs / Cif ) 2B - QB /( 2 Cif ) . VFBf =ms-Qf /Cif B =(kT/q)ln(NA/ni) Cs=0/ts QB=-qNAts * 背面耗尽状态 该状态因短沟特性和亚阈特性优良而在VLSI中多用. VT (耗尽) = VT (积累) ( VGb VGb积累 ) .,CS Cib,Cif ( CS + Cib ),37, SOI-MOSFET的电流特性: * 饱和电流 IDsat = ( VGf - VT )2 ; 对厚膜(体硅)SOI-MOSFET: 1 = CD / Cif . 对背面全耗尽的薄膜SOI-MOSFET: 2 = CS Cib / Cif ( CS + Cib ) . 对背面全积累的薄膜SOI-MOSFET: 3 = CS / Cif . 一般有: 2 1 3 . * 背面全耗尽的薄膜器件的饱和电流最大, 背面全积累的薄膜 器件的电流最小. 所以背面全耗尽的薄膜SOI- MOSFET具有较大的 电流驱动能力, 相应的IC具有较好的速度特性.,Z n Cif,2 L ( 1 + ),38, SOI-MOSFET的亚阈区摆幅: * 亚阈值斜率的表示 S ( kT/q ) ( ln 10 ) ( 1 + ) , 2 1 3 . 可见: 背面全耗尽的薄膜SOI-MOSFET 的亚阈值斜率最小 可采用比较 低的阈值电压而不会增加 VG = 0 时的漏电流, 从而可得到较好的 速度特性.,VGf,VGb,Sb,Cif,Cib,CS,背面全耗尽的薄膜器件的电容分压电路,Sf,39,SOI MOS FIN FET High-k,先进MOS结构,40,FIN FET 结构,FIN FET,41,FIN FET的建模 沟道长度L=Lgate 沟道宽度W=2Hfin 结深Xj=Tfin/2 为抑制短沟道效应，L1.5Xj 通过以上等效后，FIN FET可等效于薄膜SOI MOS,FIN FET模型,42,FIN FET的开关特性 阈值电压：0.196V 亚阈斜率：72mV/decade 关态电流：70nA/um DIBL：64.67 mV/V,FIN FET特性,Lg = 15nm,Lg = 30nm,43,FIN FET的电流模型 改进最简单的平方律模型,FIN FET电流模型,44,FIN FET的载流子迁移率 更短的沟长引起速度过冲，迁移率