基于8086的微型计算机组成(第二节存储器.ppt

第二节 内部存储器,2.2.1 存储器概述,2.2.2 随机存储器（RAM）,2.2.3 只读存储器（ROM）,2.2.4 存储器连接与扩展,2.2.5 8086与存储器连接,2.2.6 微机内存储器的组织,2.2.1 存储器概述,作用：存放待加工的原始数据和中间计算结果以及系统或 用户程序等。,存储器分类 1. 按内存储器与外存储器来分类,2. 按存储载体材料分类 半导体材料 半导体存储器：TTL型、MOS型、ECL型、I2L型等； 磁性材料 磁带存储器、软磁盘存储器和硬磁盘存储器等； 光介质材料 CD-ROM、DVD等。,3. 按存储器的功能来分类 按存储器与CPU的关系分类 控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、 外存储器EM ；,按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM； 按数据存储单元的寻址方式分类 随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ； 按半导体器件原理分类 晶体管逻辑存储器TTL 、发射极耦合存储器ECL 、单极性器件存储器MOS；,4. 半导体存储器的分类,从应用角度可分为两大类：,RAM具有易失性，可读，可写，常用于存放数据、中间结果等。 ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。 掩膜ROM不可改写。 可编程PROM、EPROM、E2PROM及FLASH在 一定条件下可改写。,按存储原理分类 随机存取存储器RAM 、只读存储器ROM； 按数据传送方式分类 并行存储器PM、串行存储器SM；,2. 最大存取时间： 访问一次存储器（对指定单元写入或读出）所需要的时间， 这个时间的上限值即最大存取时间，一般为十几ns到几百ns。 从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间,1. 容量：指一个存储器芯片能存储的二进制信息。 存储器芯片容量=存储单元数每单元的数据位数 例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。,2.2.2 半导体存储器的性能指标,3. 其他指标：功耗，工作电源，可靠性，集成度，价格等。,一、RAM原理,2.2.3 随机存取存储器(RAM),1. 静态RAM（SRAM）,地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 存储体： 存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。,1. 存储体 一个基本存储电路能存储1位2#数。,（1）T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。 （2）如O1点为数据Q，则O2点为数据/Q。 （3）行选择线有效（高电 平）时， O1 、 O2处的数据信息通过门控管T5和T6送至T7和T8 。 （4）列选择线有效（高电 平）时， T7和T8处的数据信息通过门控管T7和T8送至芯片C的引脚，读控制线有效则输出至数据线。,2. 外围电路 （1）地址译码器 对外部地址信号译码， 用以选择要访问的单元。, 单地址译码（右图1）： 译码器为10:1024， 译码输出线 2101024 根。 引线太多，制造困难。,若要构成1K1b个存储单元， 需10根地址线，1根数据线。, 双地址译码（右图2） ： 有X、Y两个译码器，每个有10/2个输入，210/2个输出，共输出210/2 210/2=210（1024）个状态，而输出线只有2 210/2根。 两个5:32译码器组成行列形式选中单元，大大减少引线。,（2）I/O控制电路,低功耗 CMOS SRAM， 容量8K8bit； DIP封装，单一5V电源供电。 28PIN，输入输出电平与TTL兼容。最大存储时间70120ns。,二、典型芯片HM6264BL,6264SRAM与CPU的连接,8086CPU WR RD,6264 WE OE,3. 读写周期时序,读出时间tAA ：最大70ns，从地址有效到RAM数据线上出现稳定 数据的时间。是RAM读操作速度快慢的主要指标。 读周期 tRC： 70ns（mim）， 表示连续操作允许最小时间 。 它总是大于或等于读出时间。 正确读数： 地址有效经tAA后 ，且片选信号有效经tCO 及tOE后才 能收到数据。,（1）读周期,写周期时序,（一）62256 62256是32K*8的CMOS静态RAM,补充：典型存储器芯片和译码器芯片,62256工作表,（二）3-8译码器74LS138,2. 动态RAM（DRAM）,一、单管动态基本存储电路（1或0由电容C上有无电荷决定）, 设 T1导通时（字选线1），将 D1 写入，则C上有电荷。 字选线撤消，T1截止。 T1导通（字选线1）才能读。 读时：D本为0，CD无电荷。 导通时C上电荷转移到 CD 上，所以D为1； 若C上原无电荷，则D为0；,PD424256的容量是256K4，片内需log2256K=18个地址信号， 外接9根地址线，由内部多路开关将外部18根地址线分两次送入。,一、基于预测技术的DRAM （超页模式EDO DRAM）,动、静RAM比较： 动：容量大，速度慢，功耗低，刷新电路复杂。 静：容量小，速度快，功耗大，无刷新电路。,二、典型芯片uPD424256,5.2.3 高速RAM（由DRAM进行改进，因RAM价格高）,edo dram 扩展数据输出（extended data outedo，有时也称为超页模式）dram和突发式edo dram是两种基于页模式内存的内存技术。edo技术在普通dram的接口上增加了一些逻辑电路，利用了地址预测功能，缩短了读写周期并消除了等待状态，使得突发式传送更加迅速，提高了数据的存取速度。,主要产品有: Intel 2186、2187（8K8位)。 封装形式有：SIMM（Single In-line Memory Modle) 单边沿连接插脚 DIMM（Dual In-line Memory modle) 双边沿连接插脚,2.2.4 只读存储器（ROM）,掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。 掩膜ROM以有/无跨接 管子来区分0/1信息：有为0， 无（被光刻而去掉）为1。,1. 掩膜ROM和PROM 一、掩膜ROM（Read Only Memory）,典型的PROM基本存储电路如下图所示。 芯片出厂时，开关管T1与位线（数据线）之间以熔丝相连。 用户可对其进行一次性编程（熔断或保留熔丝以区分“1/0”）： 当加入写脉冲，某些存储单元熔丝熔断，信息永久写入， 不可再次改写。,PROM基本存储电路,二、PROM（Programmable ROM）,PROM的写入要由专用的电路（大电流、高电压）和程序完成。,2. 可擦除的PROM 一、EPROM（紫外线可擦除） 1. 基本存储电路,（1）由浮栅雪崩注入的FAMOS器件构成。 （2）当浮栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。 （3）用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。 （4）用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流泄漏），原有信息全部擦除（擦除后内容全为“1” ），便可再次改写。,如：27256为32K8 EPROM,二、EEPROM 特点： 1. 在线改写，简单，在单一5V电源下即可完成。 2. 擦除与写入同步，约10ms。有些E2PROM设有写入结束标志以供查询或申请中断。 3. 一般为并行总线传输，如：2864，引脚与2764完全兼容，最大存取时间200ns，编程与工作电压均为5V。 4. 具备RAM、ROM的优点,但写入时间较长。,三、OTPROM（One Time PROM） 除了没有擦除窗口，其他工艺与EPROM完全相同。可用普通 编程器对其编程（只能一次）。,四、快擦写存储器（Flash memory) 类似EEPROM。它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存 。又能在线擦除和重写，擦除的是整个存储器阵列或者是一个大的存储单元块，而不是一个字节一个字节的擦除。需几秒钟时间，但擦除次数有限。 产品型号有： 28F256 32K8bit 29010 128K8bit,5.4 存储器连接与扩充,若用存贮芯片构成存贮系统，或对已有的存贮系统进行容量扩充时，需要通过总线将RAM、ROM芯片同CPU连接起来，并使之协调工作。,2.2.5 存储器芯片选择,一、类型选择,RAM存储用户的调试程序、程序的中间运算结果及掉 电时无需保护的I/O数据及参数等。 SRAM 与CPU连接简单，无需接口电路，在小型系 统中、智能仪表中采用。 DRAM 集成度高，但需刷新电路，与CPU的接口复 杂，仅在需要较大存贮容量的计算机产品中应用。,ROM具有非易失性。 EPROM 存放系统（监控）程序，无需在线修改的 参数。 E2PROM数据、参数等有掉电保护要求的数据。,特别：利用后备电源，配合掉电保护电路，也可以保证静态 RAM在掉电后数据不丢失。,在第二章的CPU时序介绍中了解到： CPU进行读操作时，什么时候送地址信号, 什么时候从数据线上读数据, 其时序是固定的。 从T1状态开始到地址信号有效：TCLAVmax=110ns （地址有效延迟）,对MEM，从外部输入地址信号有效，到把内部数据送至数据总线上的时序也是固定的，由存储器的内部结构和制造工艺决定。 6264读取时间tAAmax70ns,二、存储器芯片与CPU的时序配合 MEM与CPU工作速度的匹配问题。,8088读周期时序（4.77MHz时）,2.2.6 存储器容量扩充 当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以扩充位数或存贮单元数。 本节以RAM扩充为例，ROM的处理方法与之相同。,=2（片）,一、位数扩充 例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片： 8K16bit 8K8bit,方法 两个芯片的地址线、片选信号 及读/写控制线分别互连； 两个芯片的数据线各自独立， 一片作低8位（D0D7）, 另一片 作高8位（D8D15）。 即，每个16位数据的高、低字 节 分别存于两个芯片，一次读/写 操作同时访问两个芯片中的同地 址单元。具体连接如右。,二、单元数扩充 例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8 芯片数为：32K/8K=4（片）,称地址线A0A12实现片内寻址，A13A14实现片间寻址。,当单元数与位数都要扩充时，将以上两者结合起来。如： 用8K8芯片构成32K16存储区，需要42个芯片。 （1）先扩充位数，每2个芯片一组，构成4个8K16芯片组； （2）再扩充单元数，将这4个芯片组组合成32K16存储区。,扩充连接图,2.2.7 8086与存储器连接,1全译码法片内寻址未用的全部高位地址线都参加译码，译码 输出作为片选信号，使得每个存贮器单元地址唯一。 译码电路比较复杂。一般用3-8译码器或可编程器件等实现。 部分译码法除片内寻址外的高位地址的一部分来译码产生片 选信号（简单） 线选法用除片内寻址外的高位地址线中的任一根做为片选信 号，直接接各存储器的片选端来区别各芯片的地址。,设CPU引脚已经外围芯片（锁存器、驱动器），可以连接存贮器或I/O接口电路。 以8088系统总线与SRAM连接为例，AB、CB、DB如何连？,例：用4片6264构成32K8的存贮区。 片内地址连接A0A12，高位地址线A19A13译码后产生6264的片选信号。一般有三种译码方式：,例：用4片6264构成32K8的存贮区。 1. 全译码法 高位地址线A19A13全部参加译码，产生6264的片选信号。,整个32K8存储器的地址范围： 00000H07FFFH 仅占用8088 1M容量的32K地址范围。,部分译码法 除片内寻址外的高位地址 的一部分来译码产生片选信号（简单）。,3线选法 用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。,特点： 线选法也有地址重叠区。 地址不连续，但简单。,例：用线选法产生4片6264 （0#3#） 片选信号： A16A13用作片选， A19A17未用， 其它信号（数据线，读写信号）的 连接同图5-18。 这时，32K存储器的基本地址范围为：,注意： 软件上必须保证这些片选