可编程逻辑器件时序逻辑电路.ppt_第1页
可编程逻辑器件时序逻辑电路.ppt_第2页
可编程逻辑器件时序逻辑电路.ppt_第3页
可编程逻辑器件时序逻辑电路.ppt_第4页
可编程逻辑器件时序逻辑电路.ppt_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

可编程逻辑器件 时序逻辑电路,实验目的,（1）了解时序逻辑电路的设计方法 （2）掌握集成计数器的级联方法 （3）掌握Quartus II软件中使用文本输入法和原理图输入法进行电路设计和仿真,预习要求,（1）熟悉中规模集成芯片74161的引脚排列和逻辑功能 （2）熟悉可编程时序逻辑设计的基本方法,实验内容,利用VHDL语言编程实现60进制计数器的时序逻辑功能，进行软件仿真和硬件测试。,报告要求,1）VHDL描述74161的程序 2）仿真波形,附录：Quartus II使用,1、file/new建VHDL文本文件，保存的同时新建一个工程，该工程名要和文件中的实体名相一致。 2、Start compilation开始编译 3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部导入波形图中，保存波形文件。点击 Start simulation,得结果。思考输入的不同进制如何切换？,4、管脚锁定。输入输出端口配上实验板上FPGA的引脚，这是下载程序到实验板上的关键。 芯片选择：EP3C16Q240C8,思考：在做仿真时，Quartus提供了哪二种仿真？这二种仿真的区别，以及如 何调用这二种仿真？,试验箱LED电路图,管脚锁定,CLK1,CLK2: 50MHz CLK
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论