集成电路设计基础知识.ppt

集成电路设计概述,1 集成电路（IC）的发展,集成电路（IC）的发展,ICIntegrated Circuit； 集成电路是电路的单芯片实现； 集成电路是微电子技术的核心；,1 集成电路（IC）的发展,单片半导体材料,元件,连线,I/O,工艺加工,应用电路系统,晶体管的发明,1946年1月，Bell实验室正式成立半导体研究小组：W. Schokley，J. Bardeen、W. H. Brattain Bardeen提出了表面态理论， Schokley给出了实现放大器的基本设想，Brattain设计了实验； 1947年12月23日，第一次观测到了具有放大作用的晶体管； 1947年12月23日第一个点接触式NPN Ge晶体管 发明者： W. Schokley J. Bardeen W. Brattain,获得1956年Nobel物理奖,1 集成电路（IC）的发展,获得1956年Nobel物理奖,集成电路的发明,1952年5月，英国科学家G. W. A. Dummer第一次提出了集成电路的设想。 1958年以德克萨斯仪器公司（TI）的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。 锗衬底上形成台面双极晶体管和电阻，总共12个器件，用超声焊接引线将器件连起来。,获得2000年Nobel物理奖,1 集成电路（IC）的发展,获得2000年Nobel物理奖,集成电路的发明,平面工艺的发明 1959年7月， 美国Fairchild 公司的Noyce发明第一块单片集成电路： 利用二氧化硅膜制成平面晶体管， 用淀积在二氧化硅膜上和二氧化硅膜密接在一起的导电膜作为元器件间的电连接(布线)。 这是单片集成电路的雏形，是与现在的硅集成电路直接有关的发明。将平面技术、照相腐蚀和布线技术组合起来，获得大量生产集成电路的可能性。,1 集成电路（IC）的发展,第一块单片集成电路,集成电路发展史上的几个里程碑,1962年Wanlass、C. T. SahCMOS技术 现在集成电路产业中占95%以上 1967年Kahng、S. Sze 非挥发存储器 1968年Dennard单晶体管DRAM 1971年Intel公司生产出第一个微处理器芯片4004计算机的心脏 目前全世界微机总量约6亿台，在美国每年由计算机完成的工作量超过4000亿人年工作量。美国欧特泰克公司认为：微处理器、宽带连接和智能软件将是21世纪改变人类社会和经济的三大技术创新。,1 集成电路（IC）的发展,集成电路的发展水平的标志,IC加工工艺的特征尺寸 (MOS晶体管的最小栅长、最小金属线宽) 集成度 （元件/芯片） 生产IC所用的硅片的直径 （6、8、12英寸） 芯片的速度 (时钟频率),1 集成电路（IC）的发展,集成电路的发展,小规模集成（SSI）中规模集成（MSI）大规模集成（LSI）超大规模集成电路(VLSI)特大规模集成电路(ULSI)GSI SoC 。,1 集成电路（IC）的发展,集成电路的发展,1990年代以后, 工艺从亚微米(0.5到1微米)深亚微米(小于0.5m)超深亚微米(小于0.25 m ，目前已经到了0.06 m)发展。其主要特点： 特征尺寸越来越小（最小的MOS管栅长或者连线宽度） 芯片尺寸越来越大（die size） 单片上的晶体管数越来越多 时钟速度越来越快 电源电压越来越低 布线层数越来越多 I/O引线越来越多,1 集成电路（IC）的发展,集成电路发展规划（1997）,1 集成电路（IC）的发展,集成电路工艺特征尺寸,1 集成电路（IC）的发展,单个芯片上的晶体管数,1 集成电路（IC）的发展,集成电路芯片面积,1 集成电路（IC）的发展,集成电路的电源电压,1 集成电路（IC）的发展,集成电路的时钟频率,1 集成电路（IC）的发展,摩尔定律（Moores Law）,Min. transistor feature size decreases by 0.7X every three yearsTrue for at least 30 years! (Intel公司前董事长Gordon Moore首次于1965提出) 后人对摩尔定律加以扩展： 集成电路的发展每三年 工艺升级一代； 集成度翻二番； 特征线宽约缩小30左右； 逻辑电路（以CPU为代表）的工作频率提高约30。,1 集成电路（IC）的发展,Intel公司CPU发展,1 集成电路（IC）的发展,Intel公司CPU发展,Year of introduction Transistors 4004 1971 2,250 8008 1972 2,500 8080 1974 5,000 8086 1978 29,000 286 1982 120,000 386 1985 275,000 486DX 1989 1,180,000 Pentium 1993 3,100,000 Pentium II 1997 7,500,000 Pentium III 1999 24,000,000 Pentium 4 2000 42,000,000,单片集成电路晶体管数,1 集成电路（IC）的发展,特征尺寸,1 集成电路（IC）的发展,艾滋病毒,红血球细胞,变形虫,人类头发丝,巴克球,电源电压,1 集成电路（IC）的发展,平均每个晶体管价格,1 集成电路（IC）的发展,摩尔定律还能维持多久？,经过30多年，集成电路产业的发展证实了摩尔定律的正确性，但是摩尔定律还能有多长时间的生命力？ 集成电路的特征尺寸： 130nm90nm60nm45nm30nm?量子效应 集成电路光刻 费用急剧增加,1 集成电路（IC）的发展,数十万甚至上百万美元！,集成电路设计概述,2 当前国际集成电路 技术发展趋势,2 当前国际集成电路技术发展趋势 #1,关心工艺线,12英寸(300mm) 0.09微米是目前量产最先进的CMOS工艺线,2 当前国际集成电路技术发展趋势,2 当前国际集成电路技术发展趋势 #2,特征尺寸：微米亚微米深亚微米，目前的主流工艺是0.35、0.25和0.18 m，0.15和 0.13m已开始走向规模化生产； 电路规模：SSISOC； 晶圆的尺寸增加, 当前的主流晶圆的尺寸为8英寸, 正在向12英寸晶圆迈进； 集成电路的规模不断提高, 最先进的CPU(P-IV)已超过4000万晶体管, DRAM已达Gb规模；,2 当前国际集成电路技术发展趋势,2 当前国际集成电路技术发展趋势 #3,集成电路的速度不断提高, 人们已经用0.13 m CMOS工艺做出了主时钟达2GHz的CPU ； 10Gbit/s的高速电路和6GHz的射频电路； 集成电路复杂度不断增加，系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标； 设计能力落后于工艺制造能力； 电路设计、工艺制造、封装的分立运行为发展无生产线(Fabless)和无芯片(Chipless)集成电路设计提供了条件，为微电子领域发展知识经济提供了条件.,2 当前国际集成电路技术发展趋势,集成电路设计概述,3 无生产线集成电路设计技术 Fabless IC Design Technique,IDM与Fabless集成电路实现,集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造 (IDM，Integrated Device Manufacture)的集成电路实现模式。 近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。,3 无生产线集成电路设计技术,Fabless and Foundry: Definition,What is Fabless? IC Design based on foundries, i.e. IC Design unit without any process owned by itself. What is Foundry? IC manufactory purely supporting fabless IC designers, i.e. IC manufactory without any IC design entity of itself.,3 无生产线集成电路设计技术,Layout,Chip,Design kits,Internet,Foundry,Fabless,设计单位,代工单位,Relation of F&F(无生产线与代工的关系),3 无生产线集成电路设计技术,无生产线IC设计-虚拟制造-代工制造,Foundry I,Foundry II,FICD: fabless IC designer,VICM: virtual IC manufacture(虚拟制造) ( MOSIS, CMP, VDEC, CIC ICC),FICD 1,FICD 2,FICD 3,FICD 4,FICD n,VICM,VICM,Relation of FICD&VICM&Foundry,3 无生产线集成电路设计技术,Relation of FICD&VICM&Foundry,Design kits,Fabless IC Design + Foundry IC Manufacture,Fabless,Foundry,VICM,3 无生产线集成电路设计技术,集成电路设计概述,4 代工工艺,国内主要Foundry(代客户加工)厂家,4 代工工艺,国内新建Foundry(代客户加工)厂家,上海 中芯国际：8”,0.25m, 2001.10 宏 力：8”,0.25m, 2002.10 华虹 -II：8”,0.25m, 筹建 台积电TSMC 在松江建厂 北京 首钢NEC筹建8”,0.25m 天津 Motolora, 8”,0.25m 联华UMC 在苏州建厂,4 代工工艺,境外可用Foundry工艺厂家,4 代工工艺,集成电路设计概述,5 芯片工程与多项目晶圆计划,5 芯片工程与多项目晶圆计划,Many ICs for different projects are laid on one macro-IC and fabricated on wafers The costs of masks and fabrication is divided by all users. Thus, the cost paid by a single project is low enough especially for R&D The risk of the ICs R&D becomes low,Single IC Macro-IC MPW (layout) (layout/masks) (wafermacro-chip single chip),5 芯片工程与多项目晶圆计划,Chip1,Chip1,Chip6,Chip2,Chip5,Chip4,Chip3,$30 000,$30 000, $5 000,MPW: cost,多项目晶圆技术降低研发成本,5 芯片工程与多项目晶圆计划,无生产线集成电路设计EDA工具投资,单独购买 一套可设计IC的国外EDA工具50万元 单独获得CIDC支持 多套Panda20005万元 高校联合参加“中国芯片”工程 多套完整的国内外EDA工具10万元(?) 最低可能的一套可设计IC软件: 2000元(!) (DSCH+Microwind),5 芯片工程与多项目晶圆计划,集成电路设计技术的内容,国内外可用生产线资源（工艺、价格、服务）的研究和开发 可用生产线工艺文件（Tech-files）的建立