微机原理第五章存储器.ppt

第五章 存储器,主要介绍存储器的基本工作原理及各类半导体存储器与CPU的连接方法和使用方法。 通过本章的学习，应对各类存储器芯片的基本工作原理和外部特性有所了解，掌握微机中存储系统的结构，并能够利用现有的存储器芯片构成所需要的内存空间。,实验课时间,计算机的周三下午7.8节有课吗？ 本周六下午 9、11、12、14周三晚上 网络的周五下午7.8节有课吗？ 11周周六上午 8、10、12、14周五晚上 如果大家7.8没课，就6点开始上实验，到9:20下课,第五章 存储器,5.1 存储器分类 5.2 随机存取存储器RAM 5.3 只读存储器ROM 5.4 CPU与存储器的连接 5.5 存储器空间的分配和使用,5.1 存储器分类,存储器是计算机用来存储信息的部件，正是因为有了存储器，计算机才有信息记忆功能。存储器分为内存和外存，内存存放常用信息和数据，而外存存放不经常使用的程序和数据。,内存存取速度快，但受CPU地址总线位数的限制。正是内存速度快的特点，系统软件的主要部分(系统引导程序、监控程序)都是常驻内存的，而这些内存区是由ROM器件构成的，另一部分内存区是由RAM器件构成的，整个内存由ROM和RAM两部分组成。 外存用来存放不常使用的程序和数据，也称海量存储器，必须配备专门的驱动设备才能完成访问功能，如软盘驱动器、硬盘驱动器等。,外存储器是CPU通过I/O接口电路才能访问的存储器，其特点是存储容量大、速度较低，又称海量存储器或二级存储器。外存储器用来存放当前暂时不用的程序和数据。CPU不能直接用指令对外存储器进行读/写操作，如要执行外存储器存放的程序，必须先将该程序由外存储器调入内存储器。在微机中常用硬磁盘、软磁盘和磁带作为外存储器。,半导体存储器按存取方式不同，分为读写存储器RAM（Random Access Memory）和只读存储器ROM（Read Only Memory）。读写存储器指机器运行期间可读、可写的存储器。,目前微机中作为内存储器的半导体存储器，其主要特点是采用大规模集成电路技术构成单个芯片形式或者大容量的条形动态存储器（SIMM DRAM）形式，因而使用方便，价格较低。,只读存储器ROM指机器运行期间只能读出信息，而不能写入信息的存储器。RAM是随机存取存储器的意思，“随机存取”含意是指对存储器任何一个单元中信息的存取时间与其所在位置无关。它是相对于“顺序存取”而言的。对顺序存取（或串行存取）的存储器（如磁带），必须按顺序访问各单元，即信息的存取时间与其所在位置有关。对内存储器而言，随机存取存储器和读写存储器是一回事，读写存储器的英文缩写应为RWM(Read Write Momery)。由于拼读困难，都称作RAM。,读写存储器按信息存储方式可分为静态RAM（Static RAM, 简称SRAM）和动态RAM（Dynamic RAM, 简称DRAM）。,7,存储器分类,按存储介质，可分为半导体存储器、磁介质存储器和光存储器 按照存储器与CPU的耦合程度，可分为内存和外存 按存储器的读写功能，分为读写存储器（RWM：Read/Write Memory）和只读存储器（ROM：Read Only Memory) 按掉电后存储的信息可否永久保持，分为易失性（挥发性）存储器和非易失性（不挥发）存储器,8,存储器分类,按照数据存取的随机性，分为随机存取存储器、顺序存取存储器（如磁带存储器）和直接存取存储器（如磁盘 ） 按照半导体存储器的信息存储方法，分为静态存储器和动态存储器 按存储器的功能，分为系统存储器、显示存储器、控制存储器 一般把易失性半导体存储器统称为RAM，把非易失性半导体存储器都称为ROM,9,存储器的分类及选用,按 存 储 介 质 分 类,（按读写功能分类),（按器件原理分类）,(按存储原理分类),存储器分类,一、半导体存储器的性能指标,半导体存储器的性能指标很多，如可靠性、功耗、价格等，但从接口电路来看，其重要指标就是芯片的存储容量和速度。,1、存储容量：存储器中存储单元的总数。存储芯片的容量是以位(bit)为基本单位的，因此存储器的容量即指芯片所能容纳的二进制的位数。如Intel 2114,其存储容量为 4096，Intel 6264为65536。 在实际应用中，通常用存储单元数和位数来表示芯片的存储容量。如Intel 2114为1K4位；Intel 6264为8K8位。,存储器芯片容量=单元数数据线位数,存储器分类,一、半导体存储器的性能指标,超高速存储器的存取速度已小于20ns,中速存储器在100200ns之间,低速存储器在300ns以上。,2、存取速度： 是指存储器接收到有效地址到存储器给出有效数据所需要的时间。时间越小速度越快。,选用存储器时,存取速度最好选与CPU时序相匹配的芯片。另外在满足存储器总容量前提下,尽可能选用集成度高,存储容量大的芯片。,3 可靠性 可靠性是指存储器对电磁场及温度等变化的抗干扰性， 半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。,4 其它指标 体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点，所以存储器的体积大小、功耗、工作温度范围、 成本高低等也成为人们关心的指标。,上述指标，有些是互相矛盾的。这就需要在设计和选用存储器时，根据实际需要，尽可能满足主要要求且兼顾其它。,存储器分类,二、半导体存储器的通常结构,在微机系统中，不论是8位机，16位机还是32位机，都是以8位二进制为一个字节，2个字节为一个字,每个存储单元都有一个地址； 一个存储单元对应了半导体器件的8个基本存储电路； 一个基本存储电路对应一个二进制位；,在制造工艺上，常把各个字节的同一位或几位制造在一个器件中；如1K1的芯片有1024个基本存储电路，使用时作为1024个字节的同一位，8个芯片组成1K 8的存储空间。又如，1K 4的芯片，有4096个基本存储电路，可作为1K字节的高4位或低4位，2个芯片组成1K字节的存储空间。（通常称为位组合）,存储器分类,二、半导体存储器的通常结构,例 不采用矩阵译码-线性译码）1K个存储单元地址线为10根地址线，译码后每个存储单元分配一根控制线，则需要1024根控制线。如图：,若采用矩阵译码结构，则译码后只需64根控制线。见下页图：,大容量存储器地址译码是按矩阵的形式排列，这样做可以节省译码电路；,存储器分类,二、半导体存储器的通常结构,行译码,A0,A1,A2,A3,A4,1K存储单元,1,32,1,32,列译码和I/O控制,R/W控制,CS,A5,A6,A7,A8,A9,存储器分类,二、半导体存储器的通常结构,半导体存储器组成框图,存储器分类,二、半导体存储器的通常结构,一个较大的存储体，由若干个存储模块（或组）组成，用地址线的高几位译码产生模块选择信号，其余位作为行列选择信号；,5.2 随机存取（可读可写）存储器,随机读写存储器可随时在任一地址单元读出信息或写入新信息。,根据存储器芯片内部基本单元电路的结构，RAM又可分为:静态读写存储器(SRAM)和动态读写存储器（DRAM）。,一、静态随机读写存储器 静态RAM的单元电路由6个MOS管子组成，只要不掉电数据可以一直保持。 访问速度快，访问周期达2040ns。但是管子多，功耗大，适合小容量存储器。 集成度低，但速度快，价格高，常用做Cache,5.2 随机存取存储器,一、静态随机读写存储器,其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。,例：SRAM 6264 管脚如图 6264规格，表示8K*8位 从中可以判断地址线、数据线的根数,NC为没有使用的空脚,5.2 随机存取存储器,连接到数据总线（D0D7或D8D15）,6264,I/O0 I/O7,A0 A12,连接到地址总线的低13位,片选输入,2114（1K4） 6116（2K8） 6232（4K8） 6264（8K8） 62128（16K8） 62256（32K8）,二、动态随机读写存储器DRAM,为减少MOS管数目,提高集成度和降低功耗,出现了动态RAM器件。 与上面介绍的静态RAM相似，动态RAM存储器器件内的基本存储电路也是按行和列组成矩阵的，基本区别在于存储电路不同。与静态RAM中信息的存储方式不同，动态RAM是利用MOS管栅源间的极间电容来存储信息的。当电容充有电荷时，称存储的信息为 1；电容上没有电荷时，称存储的信息为 0。由于电容上存储的电荷不能长时间保存，总会泄漏， 因此必须定时地给电容补充电荷，这称为“刷新”或“再生”。,随机存取存储器,二、动态随机读写存储器DRAM,常用的动态基本存储电路有 4 管型和单管型两种，其中单管型由于集成度高而愈来愈被广泛采用。我们这里以单管基本存储电路为例说明。 其基本存储电路为单管动态存储电路,存放信息靠的是电容, 需刷新,芯片刷新周期在2ms以内。,单管动态RAM基本存储单元图,动态RAM的刷新,一般刷新周期为2ms，采取一次刷新一行的方式，即每2ms刷新一行。 每次读写操作也进行了刷新，但是读写是随机的，不能保证2ms内每个单元都进行了读写操作，所以必须单独进行刷新操作。,动态RAM例子Intel 2164 64K1,芯片2164A的容量为64K1位，即片内共有64K（65536）个地址单元， 每个地址单元存放一位数据。需要16条地址线，地址线分为两部分：行地址与列地址。 采用分时技术将16位地址码分两次从8条地址引线上送入芯片内部，而在片内设置两个8位锁存器，分别称为行锁存器和列锁存器。16位地址码也分成行地址（低8位地址）和列地址（高8位地址），在两次输入后分别寄存在行锁存器内和列锁存器内 即地址分行、列地址输入，分别有行、列地址选通信号识别。,2164（64K*1）,A0A7为地址输入端。 DIN和DOUT 是芯片上的数据线。 RAS为行地址锁存信号。 CAS为列地址锁存信号。 WE为写允许信号。,注意,计算机中的内存由DRAM组成， 高速缓存用SRAM组成,四、高速缓冲存储器,DRAM存取时间为100200ns，为了使CPU全速运行，可采用Cache技术，将经常访问的代码和数据存入由SRAM （存取时间为1040ns）组成的高速缓存中，把不常用的数据保存在DRAM组成的大容量存储器中，这样使存储器系统的价格降低，同时又保证CPU接近零等待。,四、高速缓冲存储器,当CPU读取主存中的一个字时，便发出此字的内存地址给cache和主存。此时cache的控制逻辑依据地址判断此字当前是否在cache中；若是，则此字立即传送到CPU中；否则，则用主存读周期把此字从主存中读出送到CPU，同时将含有这个字的整个数据块从主存读出送到cache中。 Cache的数据与对应内存中的数据出现不同称为不一致，为了解决不一致，可以采用两种办法： （1）写直达法（write-through）。 （2）回写法（write-back）。,随机存取存储器,三、存储器的工作时序,为了正确实现存储器操作，在设计存储体主要考虑的问题：,a)、根据参数选择合适的存储体； b)、保证CPU提供正确的读写时序； c)、设计控制电路时，注意CPU时序与存储器时序要求的配合。,存储器对读周期的时序要求如下页：,随机存取存储器,时序要求: 在B点之前片选必须有效否则数据无法输出到系统DB上； 数据有效后（C），只要AB和输出允许信号没有撤销，则数据一直保持有效。 写操作见P215216,5.3 只读存储器,只读存储器(ROM)在使用过程中,只能读出存储的信息,而不能用通常的方法写入信息。,ROM分为以下几种：,因ROM具有掉电后信息不会丢失的特点，故一般用于存放一些固定的程序，如监控程序、BIOS程序等。, 掩膜ROM：按用户要求掩膜制成,只能读,无法再改写,适合存储成熟的程序,大量生产时,成本低。, 可编程ROM(PROM)：为空白存储器,用户一次性写入,写入后不能更改,适合批量生产 。, 可擦除的PROM(EPROM)：用户按规定方法可多次改写内容,改写时先用紫外线擦除,适合于研发。,5.3 只读存储器, 电可擦除的PROM(E2PROM):能以字节为单位进行擦除和改写,并可直接在机器内进行擦除和改写,方便灵活。,闪速存储器(Flash Memory):是80年代末推出的新型存储芯片,它的主要特点是在掉电情况下可长期保存信息,原理上看象ROM,但又能在线进行擦除与改写,功能上象RAM,因此兼有E2PROM和SRAM的优点。 内部存储信息在不加电的情况下保持10年左右 反复擦写达几十万次,5.3 只读存储器,闪存体积小,可靠性高,内部无可移动部分,无噪声,抗震动力强,是小型硬盘的代替品,也是代替EPROM和E2PROM的理想器件,市场前景看好。,Flash有单片应用和固态盘应用，固态盘分卡式和盘式两种。闪速卡,用在可移动计算机中,如数字相机,手机,CD-ROM等。闪速固态盘,用于恶劣环境中代替硬盘。 在Pentium机主板上，用128KB或256KB的Flash ROM存放BIOS，取代了EPROM和EEPROM。因此现在称BIOS为Flash BIOS。,5.3 只读存储器,例：EPROM2764 (8K8),5.3 只读存储器,例：EPROM 2764 与CPU的连接,连接到数据总线（D0D7或D8D15）,2764,I/O0 I/O7,A0 A12,片选输入,连接到地址总线的低13位,编程时使用,5.4 CPU与存储器的连接,这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口,存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线,5.4 CPU与存储器的连接,CPU与存储器的连接要通过三大总线实现。,将一个存储器芯片与CPU相接时，除了片选信号需要高位地址译码之外，其余的如存储器芯片的数据信号、读写控制信号及地址信号都直接接到系统总线上。 但是一个存储器系统往往需要由多个芯片组合得到系统所需的存储空间。这就需要用到下面的方法：位扩展法、字扩展法、组合扩展法。,存储系统设计的 步骤,1、确定芯片个数=目的系统容量/提供芯片规格 2、确定扩展方法（字、位、字位） 3、芯片地址线、数据线、读写控制线的连接 4、芯片片选的连接,CPU与存储器的连接,1. 位扩展法,一、存储器芯片的扩展,当存储器芯片的数据位数不能满足存储系统需要时，可将多个存储器芯片的地址线并连起来（即接相同的输入），用它们的数据线扩展各个存储单元的数据位。这种扩展方法称为位扩展法。,用64K1bit的芯片扩展实现64KB存储器,CPU与存储器的连接,1. 位扩展法,例：把两片6264扩展成8K16的存储器,D7D0,一、存储器芯片的扩展,CPU与存储器的连接,2. 字扩展法,字扩展法将低位地址线接到所有芯片，实现片内寻址；将高位地址线通过译码或变换后输出给各芯片的片选信号，实现片间寻址,当存储器芯片的存储单元数量不能满足存储系统需要时，可将多片存储器芯片的数据线并连起来，用它们的地址线扩展存储单元的数量。这种扩展方法称为字扩展法。,例：用两片SRAM Intel6264（8K8位）存储器芯片组成一个16K8 位的存储系统。,一、存储器芯片的扩展,CPU与存储器的连接,二、存储器芯片的扩展,2. 字扩展法,例：,6264,I/O0 I/O7,A12 A0,I/O0 I/O7,A12 A0,6264,8k 8,8k 8,D7D0,CPU与存储器的连接,3. 组合扩展法,当存储器芯片的数据位数和存储单元数量都不能满足存储系统需要时，可先进行字扩展，再进行位扩展，也可把顺序反过来。这种扩展方法称为组合扩展法。,练习：用两片EPROM2764（8K8位）与两片SRAM Intel6264（8K8位）存储器芯片共同组成一个包括8K16 位的ROM、 8K16 位的RAM的存储系统。,二、存储器芯片的扩展,扩展方法的总结,位扩展：各芯片的地址线、片选信号连接相同，各芯片的数据线接不同的系统数据线 字扩展：各芯片的地址线、数据线连接相同，片 选信号不同（由高位地址线经过译码得到，使得同一时刻只选中一个芯片）。 字位扩展：先进行位扩展，再把位扩展后得到的 芯片组进行字扩展,CPU与存储器的连接,二、存储器的地址选择（字扩展时高位地址线的连接）,CPU与存储器连接时，将CPU的低位地址线连到存储器所有芯片的地址线上，实现片内寻址；将高位地址线经过译码输出给存储器芯片的片选引脚，实现片间寻址。 存储器的地址译码方式有线性选择、全译码、部分译码,对于组合得到的存储器系统，必须给每个芯片分配地址，也就是要保证存储器芯片在整个内存中占据的地址范围能够满足用户的要求。 这就需要掌握存储器地址译码的方法（字扩展）,二、存储器的地址选择,1. 线性地址译码方式,如果在一个微机系统中，所要求的存储器容量较小，而且以后也不会扩充系统的存储容量，可直接将芯片使用的地址线以外的一位或两位高位地址线作为片选信号，这种方法称为线性地址译码方式 。,例5-1： (P226)用两片SRAM Intel6264（8K8位）存储器芯片组成一个16K8 位的存储系统。可以用A13与芯片的片选信号连接。 注意：芯片片选加入M/IO,线性选择方式的缺点,1、出现地址重叠。例5-1中假设CPU地址线为16根，则每个芯片有4组地址。如为20根地址线，则重叠更多 2、地址不连续。如果用A14或A15连接芯片的片选则两个芯片的地址空间不连续 3、不方便扩充。想要增加系统容量时必须重新连接地址线。,CPU与存储器的连接,2. 全地址译码方式,所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即CPU 的低位地址信号接存储芯片的地址输入线，余下的所有高位地址信号用来作为译码器的输入，从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址。,例：一个微机系统20根地址线，RAM容量为32K字节，采用8K8位的RAM芯片，安排在内存空间的最低位置，则A12A0作为片内寻址，A19A13译码后作为芯片寻址,二、存储器的地址选择,A12 A0,A12 A0,A12 A0,A12 A0,A0 A12,CS,CS,CS,CS,WE,WE,WE,WE,D7D0,D7D0,D7D0,D7D0,D7D0,CPU,A19 A13,M/ IO,WR,DB,AB,2. 全地址译码方式,RD,00000H01FFFH 02000H03FFFH 04000H05FFFH 06000H07FFFH,思考：,全译码方式有地址重叠、地址不连续的情况吗？,1、地址是唯一的，没有重叠 2、地址是连续的，便于扩充。,全译码的缺点：译码电路复杂，特别是高位地址线较多的时候。,CPU与存储器的连接,3. 部分地址译码方式,存储器系统容量的需求并不总是达到最大容量，为了减少译码电路的复杂性并留有一定的可扩展空间，常采用将芯片使用以外的部分高地址进行译码，产生片选信号的方法。,三、存储器的地址选择,这种方法通常使用74LS138 三八译码器芯片。该芯片管脚图、输出真值表见下页图（P228图5-16)。,G1,G2A,G2B,C,B,A,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,Vcc,GND,74LS138 三八译码器芯片,74LS138,用74LS 138进行部分译码举例,例5-3： (教材P228)用2K*8的RAM芯片设计一个8K*8的存储器系统，用74LS138进行地址译码。,G1,G2A,G2B,C,B,A,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,A12,A11,A13,A14,M/ IO,A15,1# 芯片片选,2# 芯片片选,3# 芯片片选,4# 芯片片选,结论：74LS138 输入确定后，每个输出引脚所连接芯片的地址空间也就确定了，比如：,74LS138,G1,G2A,G2B,C,B,A,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,000007FFH,08000FFFH,100017FFH,18001FFFH,200027FFH,28000FFFH,300037FFH,38003FFFH,A12,A11,A13,A14,M/ IO,A15,在存储器扩展时，74LS138 的连接,输出：138的输出接到芯片的片选上 输入： 1）ABC的连接：依次把高位地址线的最低三位地址连接到ABC上。比如，芯片地址线用了12A0，则A-A13，B-A14，C-A15 2）三个控制端的连接：把M/IO和剩下的地址线进行逻辑门电路运算后分别送给三个控制端。,部分译码方式的优缺点,部分译码方式的译码简单，但地址扩展能力有限，并且可能出现地址重叠（如果有一些地址线没有用到）。使用不同信号连接片选信号时，芯片的地址空间也不同。 这种方式常常用在较小的微型计算机系统中。,用138可以不出现地址重叠。 思考：如何实现？,三种地址译码方式的总结,CPU与存储器芯片连接时，低位地址线连到所有芯片的地址线上，实现片内寻址；高位地址线经过线选法或译码器译码输出到芯片的片选，实现片间寻址。 连接时注意地址是否重叠、地址是否连续 要学会按照要求设置芯片的地址空间。,例子,用RAM6264 、EPROM2764设计一个具有16KRAM及16KROM的16位的存储系统。,题型总结,1、涉及到8086系统：地址线20根，数据线16根，奇偶存储体 2、对芯片地址有指定要求 某芯片地址处于低地址 指定了芯片具体地址 地址不重叠 地址连续 3、系统中芯片所需地址线根数不一致,综合举例1,用芯片74LS138、RAM6264、EPROM2764设计一个在8086CPU最小模式下的，具有16KRAM及16KROM的16位的存储系统。要求RAM处于低地址段。并且不得出现重复地址。 画出完整的电路原理图，包括译码器74LS138的连接。 给出每个芯片的地址空间。,解题技巧,涉及到8086系统，存储器为16位宽时要分奇偶存储体，分别用高八位、低八位数据线连接，片选分别加入BHE、A0.（即A0不再算入低位地址线） 处于低地址段的芯片：在连接片选时选择序号小的138的输出连接该芯片的片选 不出现重复地址：把所有地址线都用上，不能容许任何地址线悬空，即连接图上要用到系统所有地址线 写芯片地址空间时，先根据芯片的片选确定高位地址线的取值（对某个芯片而言说固定的），然后对接到芯片上的低位地址线从全0取到全1，由此得出地址空间。,综合举例2 限定地址，选择译码方式,试用8K8位的EPROM2764和8K8位的静态RAM6264以及74LS138译码器,构成一个16KB的ROM、16KB的RAM存储器系统(8086工作于最小模式), 要求ROM地址范围为：F2000HF5FFFH, RAM地址范围为：F6000HF9FFFH。,限定地址的解题技巧,对于限定地址的题型，芯片的数据线、低位地址线和138的ABC的接法照旧，不同的是： 138的三个控制端的连接门电路和每个芯片的片选接哪个序号的输出不能随意画了。要先把给定地址转换为二进制，看ABC所接的三位高位地址的值为多少，以此确定芯片所接输出序号；然后看除了ABC之外的高位地址的取值，根据这些值和M/IO来画138的三个控制端的门电路。,综合举例3 芯片所需低位地址线根数不同,例1：试用EPROM2732和8K8位的静态RAM6264以及74LS138译码器,构成一个8KB的ROM、16KB的RAM存储器系统(8086工作于最小模式) 例2：书上本节例子,系统所用芯片所需低位地址线根数不同的解题技巧,根据芯片容量大即所需低位地址线根数多的芯片来画138的连接。 然后： 对容量大的芯片，每个芯片的片选用138的一个输出； 对容量小的芯片，则应该是多个（通常是两个）芯片共用138的一个输出，再由它们未用的那几位（通常是1位）低位地址来区分这多个芯片，即把138的这个输出和那几位低位地址进行逻辑运算后，与容量小的芯片的片选连接。,存储器扩展总结,涉及到8086时，注意奇偶存储体的片选输入中要包括BHE，A0；且地址信号为20位 地址译码时一般选用74LS138，如果不允许地址重叠，则把所有高位地址信号都要用于地址译码，必要时用逻辑门电路组合多个高位地址信号。 不要忘记了 学会根据电路图中芯片的片选连接写出芯片的地址空间，以及根据给定地址空间画出芯片的片选连接。,5-5 PC机中存储器的分配,主存：0640KB的RAM，也称为基本存储器或常规存储器。 上位存储器UM：从640KB1024KB的内存保留区，留给系统配置使用 扩展存储器：640KB以上的存储器，不包括384KB的内存保留区 高位存储器：1024KB1088KB的64KB的存储区。 扩充存储器：为了补充内存的不足，设计了内存扩充卡。把EMS分成区段（分页），每4个分页组成1个页框。使用时，把4页的内容拷贝到内存保留区的页框里。,第五章作业,P237 12 13 补：用芯片74LS138、RAM6264、EPROM2732设计一个在8086CPU最小模式下的，具有16KRAM及16KROM的16位的存储系统。要求RAM处于低地址段。并且不得出现重复地址。 画出CPU与存储系统的连接图，包括译码器74LS138的连接。 给出每个芯片的地址空间。,几种新型存储器简介,1闪速存储器(Flash Memory) Flash存储器是1983年由Intel公司首先推出的，其商品化于1988年。就其本质而言，Flash存储器属于E2PROM类型，在不加电的情况下能长期保持存储的信息。F1ash存储器之所以被称为闪速存储器，是因为用电擦除，容易实现擦除整个存储矩阵或部分存储矩阵，速度很快，与E2PROM擦除一个地址(一个字节或16位字)的时间相同。,Flash存储器既有ROM和RAM两者的性能，又有ROM、DRAM一样的高密度、低成本和小体积。它是目前惟一具有大容量、非易失性、低价格、可在线改写和较高速度几个特性共存的存储器。同DRAM比较，F1ash存储器有两个缺点：可擦写次数有限和速度较慢。所以从目前看，它还无望取代DRAM，但它是一种理想的文件存储介质，特别适用于在线编程的大容量、高密度存储领域。 由于Flash存储器的独特优点，在一些较新的主板上采用Flash ROM BIOS，会使得BIOS升级非常方便，在Pentium 微机中已把BIOS系统驻留在Flash存储器中。Flash存储器亦可用做固态大容量存储器。由于Flash Memory集成度不断提高，价格降低，使其在便携机上取代小容量硬盘已成为可能。,2. 同步动态存储器SDRAM(Synchronous DRAM) SDRAM是同步动态存储器，又称为同步DRAM。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据的同时，另一个已准备好读写数据。通过两个存储阵列的紧密切换，读取效率得到成倍提高。理论上速度可与CPU频率同步，与CPU共享一个时钟周期。SDRAM不仅可用做主存，在显示卡专用内存方面也有广泛应用。对显示卡来说，数据带宽越宽，同时处理的数据就越多，显示的信息就越多，显示质量也就越高。SDRAM也将应用于一种集成主存和显示内存的结构共享内存结构(UMA)当中。许多高性能显示卡价格昂贵，就是因为其专用显示内存成本极高，UMA技术利用主存作显示内存，不再需要增加专门的显示内存，因此这种结构在很大程度上降低了系统成本。,3双数据传输率同步动态随机存储器DDR DRAM(Double Data Rate DRAM) 在同步动态读写存储器SDRAM的基础上，采用延时锁定环(Delay-1ocked Loop)技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据(而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据，“DDR”即“双数据率”的意思)，这样就在不提高时钟频率的