单片机中断系统及其应用.ppt

第六章 中断系统及其应用,6.1 中断的基本概念,6.1.1 中断概念 6.1.2 中断源 6.1.3 中断系统功能,6.1.1 中断概念,计算机在执行程序的过程中，由于CPU之外的某种原因，有必要尽快地中止该程序的执行，转而去执行相应的处理程序，待处理程序结束之后，再返回来继续执行从断点处开始的原程序。 这种程序在执行过程中由于外界的原因而被中间打断的情况称为“中断”。,1. 什么是中断？,6.1.1 中断概念,中断之后，CPU执行的处理程序，称为中断服务程序，而把中断之前原来运行的程序称为主程序。 主程序被断开的位置(地址)称为断点。,2. 中断响应？中断服务程序？,61,3. 什么是中断源？如何申请中断？,能够向CPU发出中断申请的来源，称为中断源，它是引起CPU中断的原因。 中断源向CPU要求服务的请求称为中断请求，或中断申请。,6.1.1 中断概念,CPU响应中断，进行中断处理类似于调用子程序。 其区别在于，由于引起中断的原因是随机发生的，因而转向中断服务程序进行中断处理也是随机的; 而调用子程序，则是在程序中事先安排好的。,6.1.1 中断概念,引入中断的益处 1) 实现分时操作。 CPU在启动外设之后，继续执行主程序，同时外设也开始工作。 当外设需要服务时，便向CPU发出中断申请，CPU转去为外设作短暂的服务，中断处理完毕又返回执行主程序，外设也继续工作。 这样就解决了快速的CPU与慢速的外设之间的矛盾，CPU可以和多个外设同时工作，大大提高了CPU的利用率。,6.1.1 中断概念,2) 实现实时处理。 所谓实时，就是指物理事件发生的真实时间。 实时处理，就是指计算机对外来信号的响应要及时，或者说对外来的信息要在限定的时间内对其进行处理，否则会丢失信息，产生错误的处理。 微型机用于实时控制时，现场的各种参数、状态信息在任何时刻均可发出中断请求，要求CPU及时进行处理，引进中断后就能迅速作出响应处理。 一般来说，实现实时任务的手段就是采用中断。,6.1.1 中断概念,3) 及时处理故障。 微型机在运行过程中，出现一些事先无法预料的故障是难免的，如电源突变，运算溢出等，采用中断，计算机便可自行处理而无需停机。 由于中断请求是随机输入的，因中断错误而引起事故的再现性极差，所以对于中断故障方面的查错和测试比较困难。 在利用中断技术时，无论是在硬件设计或软件编制方面更应确保正确无误。,6.1 中断的基本概念,6.1.1 中断概念 6.1.2 中断源 6.1.3 中断系统功能,6.1.2 中断源,中断源是提出中断申请的来源。中断源通常可分为以下几种。 1) 设备中断 由计算机系统各组成部分的外部设备发出的中断申请，称为设备中断。如键盘、行打印机、A/D转换器等。 2) 定时时钟 定时提出中断申请。例如，在定时控制或定时数据采集系统中，由外部时钟电路定时，一旦到达规定的时间，时钟电路就向CPU发出中断申请。,6.1.2 中断源,3) 故障源 微型机的内存RAM是采用半导体存储器，在电源掉电时，需要接入备用电源供电电路，以便保护存储器RAM中的信息。 一般的做法是，在直流电源上并联电容，当电容电压因电源掉电下降到一定值时就发出中断申请,CPU响应中断执行保护现场信息的操作。,4) 程序性中断源 例如，为调试程序而设置断点、单步工作等。,6.1.2 中断源,对于每个中断源，不仅要求能发出中断请求信号，而且这个信号还要能保持一定的时间，直至CPU响应这个中断请求后才能而且必须撤消这个中断请求信号。 这样既不会因CPU未及时响应而丢失中断申请信号，也不会出现多次重复中断的情况。所以，要求每个中断源的接口电路中有一个中断请求触发器。 另外，在实际系统中，往往有多个中断源，为了增加控制的灵活性，在每个中断源的接口电路中还设置一个中断屏蔽触发器，由它控制该中断源的中断申请信号能否送到CPU。,6.1 中断的基本概念,6.1.1 中断概念 6.1.2 中断源 6.1.3 中断系统功能,6.1.3 中断系统功能,1) 实现中断及返回 当某一中断源发出中断申请时，若CPU允许响应这个中断请求，则CPU在现行指令执行完后，把断点处的PC值(即下一条要执行指令的地址)、有关寄存器的内容和标志位的状态推入堆栈保存下来(称为保护断点和保护现场);,6.1.3 中断系统功能,然后再转到相应的中断服务程序的入口，同时清除中断请求触发器; 当中断服务程序执行完以后，再恢复被保留的寄存器的内容和标志位的状态(称为恢复现场); 并将断点地址从堆栈中弹出到PC，使CPU返回断点处，继续执行主程序。,6.1.3 中断系统功能,2) 实现中断优先权排队 通常在系统中有多个中断源，有时出现两个或多个中断源同时提出中断请求的情况，这就要求CPU既能区分各个中断源的请求，又能确定首先为哪一个中断源服务。 为了解决这一间题，用户事先根据事件处理的紧迫性和实时性给各中断源规定了优先级别，即规定了中断源享有的先后不同的响应权利，称为中断优先权。 CPU按中断优先权的高低逐次响应中断的过程称为中断优先权排队。 当有两个或多个中断源同时提出中断请求时，CPU能识别出优先权高的中断源，并响应它的中断请求，待处理完后，再响应优先权低的中断源。,6.1.3 中断系统功能,3) 实现中断嵌套 当CPU响应某一中断源请求而进行中断处理时，若有优先级别更高的中断源发出中断申请，则CPU应能中断正在执行的中断服务程序，保留这个程序的断点(类似于子程序嵌套)，响应优先权级别高的中断，在高级中断处理完后，再返回被中断的中断眼务程序，继续原 先的处理，这个过程就是中断 嵌套。,6.1.3 中断系统功能,优先权低的中断不能中断优先权高的中断处理。所以，当CPU正在进行某一优先权的中断处理时，如果有同级或优先权级别低的中断源提出中断申请，则CPU暂不响应这个中断申请，直至正在处理的中断服务程序执行完以后才去处理新的中断申请。,6.2 MCS-51单片机的中断系统,MCS-51的中断系统主要由四个与中断有关的特殊功能寄存器、中断入口、顺序查询逻辑电路等组成。,6.2 MCS-51单片机的中断系统,6.2.1 中断源 6.2.2 中断控制 6.2.3 中断处理过程,6.2.1 中断源,8051单片机有五个中断请求源。 两个外部中断源INT0、INT1； 两个片内定时器/计数器(T0、T1)的溢出中断源TF0和TF1； 一个片内串行口接收 或发送中断源RI或TI。,6.2.1 中断源,1、外部中断源 外部中断源是由I/O设备请求信号或掉电故障等异常事件中断请求信号提供的。,6.2.1 中断源,IT0:外部中断0请求，由P3. 2脚输入。 通过外部中断0触发方式控制位IT0(TCON. 0) 来决定中断输入信号是低电平有效还是负跳变有效。 一旦输入信号有效，便使IE0标志置1，向CPU申请中断。 IT1: 外部中断1请求，由P3. 3脚输入。 通过外部中断1触发方式控制位IT1(TCON. 1) ,来决定中断输人信号是低电平有效还是负跳变有效。 一旦输入信号有效，便使IE1标志置1，向CPU申请中断。,6.2.1 中断源,2.内部中断源 内部中断源是由单片机内部定时器溢出和串行口接收或发送数据提出的中断申请。 1) RI或TI 串行口中断请求。 当串行口接收或发送完一帧数据时，内部串行口中断请求标志RI或TI置1，请求中断处理。,6.2.1 中断源,2) TF0:定时器T0溢出中断请求。 当定时器T0产生溢出时，定时器T0中断请求标志TF0置1，请求中断处理。 3) TF1:定时器T1溢出中断请求。 当定时器T1产生溢出时，定时器T1中断 请求标志TF1置1,请求中断处理。,6.2.1 中断源-中断请求标志,中断请求汇集到TCON和SCON寄存器中。,TCON和SCON寄存器中与中断有关位的作用：,1、控制外部中断请求输入信号的有效类型 2、锁存中断源，向CPU提出中断申请，直到CPU响应中断，才由硬件或者软件使相应的标志位清0。,6.2.1 中断源,一、TCON(Timer controller)中的中断标志位 TCON为定时器T0和T1的控制寄存器，同时也锁存T0和T1的溢出中断源和外部中断源等。 TCON的字节地址为88H，与中断源有关的位如下:,6.2.1 中断源,TF1 (Timer Overflow)：定时器T1溢出中断标志。 T1被允许计数以后，从初值开始加1计数，直至计满溢出时由硬件置TF1=1，向CPU请求中断。 此标志一直保持到CPU响应中断后，才由硬件自动清0。 也可用软件查询该标志，并由软件清0。 TF0：定时器T0溢出中断标志。其功能、置1和清0与TF1相似。,6.2.1 中断源,IE1 (Interrupt Enable)：外部中断1请求标志。 IE1=1时，外部中断1向CPU请求中断，当CPU响应该中断时，由硬件自动清0(边沿触发方式)。 如果是电平触发方式，则在CPU执行完中断服务程序之前由外部中断源撤消有效电平，使IE1清0。,6.2.1 中断源,IT1 (Interrupt Type)：外部中断触发方式控制位。 当IT1=0时，外部中断1控制为电平触发方式。 在这种方式下，CPU在每个机器周期的S5P2期间采样/INT1的输入电平，当检测为低电平时，则认为有中断申请，随即使IE1标志置1; 当检测为高电平时，则认为无中断申请或中断申请已撤除，随即使IE1标志清0。 在电平触发方式中，外部中断输入/INT1必须保持低电平，直到CPU响应该中断为止，并且在该中断服务程序执行完毕之前，外部中断请求信号必须撤除; 否则，将产生另一次中断。,6.2.1 中断源,当IT1=I时，外部中断1控制为边沿触发方式。 在这种方式下，CPU在每一个机器周期的S5P2期间采样/INT1的输入电平; 如果相继的两次采样中，一个周期内采样到/INT1为高电平，接着的下一个周期内采样到了/INT1为低电平，则使IE1置1。此时表示外部中断1正在向CPU申请中断,IE1标志一直保持到该中断被CPU响应时为止，才由硬件自动清0。,6.2.1 中断源,因为每个机器周期内采样一次外部中断输入电平，所以采用边沿触发方式时，为保证CPU在两个机器周期内检测到中断请求信号由高到低的负跳变，外部中断源输入的高电平和低电平时间必须保持在12个振荡周期以上。,IE0：外部中断0请求标志，其功能与IE1类似。 IT0：外部中断0触发方式控制位，其功能与IT1类似。,6.2.1 中断源,二、SCON中的中断标志 (Serial port controller) SCON是串行口控制寄存器。 它的字节地址是98H，其低2位为锁存串行口的接收中断和发送中断标志。,6.2.1 中断源,TI (Transmit Interrupt)：串行口发送中断标志。 串行口每发送完一帧数据，便由内部硬件自动使TI置1，表示串行口发送器向CPU申请中断。 CPU响应发送器中断请求时，并不清除TI，所以必须在中断服务程序中用CLR T1或ANL SCON , #0FDH等指令清除TI。,6.2.1 中断源,RI (Receive Interrupt)：串行口接收中断标志。串行口每接收完一帧数据，由内部硬件自动置位R1，使RI=1，表示串行口接收器向CPU申请中断。 CPU响应接收器中断请求时不会清除RI，必须由用户在中断服务程序中用软件使RI清0。 MCS-51单片机复位后，TCON , SCON中各位均清0。,6.2 MCS-51单片机的中断系统,6.2.1 中断源 6.2.2 中断控制 6.2.3 中断处理过程,6.2.2 中断控制,中断允许和禁止 MCS-51单片机中，特殊功能寄存器IE(Interrupt Enable)为中断允许寄存器，通过向IE写入中断控制字，控制CPU对中断源的开放和屏蔽，以及每个中断源是否允许中断。 中断允许寄存器IE的字节地址是A8H，它的格式如下;,IE对中断的开放和关闭为两级控制 总的开关中断控制位EA（IE.7位）: EA=0，所有中断请求被屏蔽。 EA=1，CPU开放中断，但五个中断源的中断请求是否 允许，还要由IE中的5个中断请求允许控制位决定。 IE中各位的功能如下： （1）EA：中断允许总控制位 0：CPU屏蔽所有的中断请求(CPU关中断)； 1：CPU开放所有中断(CPU开中断)。,（2）ES：串行口中断允许位 0：禁止串行口中断； 1：允许串行口中断。 （3）ET1：定时器/计数器T1的溢出中断允许位 0：禁止T1溢出中断； 1：允许T1溢出中断。 （4）EX1：外部中断1中断允许位 0：禁止外部中断1中断； 1：允许外部中断1中断。,（5）ET0：定时器/计数器T0的溢出中断允许位 0：禁止T0溢出中断； 1：允许T0溢出中断。 （6）EX0：外部中断0中断允许位。 0：禁止外部中断0中断； 1：允许外部中断0中断。 MCS-51复位后，IE清0，所有中断请求被禁止。 若使某一个中断源被允许中断，除了IE相应的位的被置“1” ，还必须使EA位=1。,改变IE的内容，可由位操作指令来实现，即： SETB bit CLR bit 例6-1 若允许片内2个定时器/计数器中断，禁止其它中断源的中断请求。编写设置IE的相应程序段 （1）用位操作指令来编写如下程序段： CLR ES ；禁止串行口中断 CLR EX1 ；禁止外部中断1中断 CLR EX0 ；禁止外部中断0中断,SETB ET0 ；允许定时器/计数器T0中断 SETB ET1 ；允许定时器/计数器T1中断 SETB EA ；CPU开中断 （2）用字节操作指令来编写： MOV IE，#8AH 或者用： MOV 0A8H，#8AH ；A8H为IE寄存器字节地址,两个中断优先级，可实现两级中断嵌套。如图示。,6.2.2.2 中断优先级寄存器IP,中断优先级设定 MCS-51有两个中断优先级，可用软件设置每个中断源为高优先级中断或低优先级中断，可实现二级中断嵌套。,若CPU正在执行高优先级的中断，则不能被任何中断源所中断。 中断优先级寄存器IP，其字节地址为B8H。,可归纳为下面两条基本规则： （1）低优先级可被高优先级中断，反之则不能。 （2）同级中断不会被它的同级中断源所中断。,（1）PS串行口中断优先级控制位 1：高优先级中断； 0：低优先级中断。 （2）PT1定时器T1中断优先级控制位 1：高优先级中断； 0：低优先级中断。 （3）PX1外部中断1中断优先级控制位 1：高优先级中断； 0：低优先级中断。 （4）PT0定时器T0中断优先级控制位 1：高优先级中断； 0：低优先级中断。,控制中断源是高优先级中断还是低优先级中断，用户可用软件设定。,6.2.2 中断控制,当系统复位后，IP全部清0，将所有中断源设置为低优先级中断。 如果CPU同时接收到两个不同优先级的中断。则处理高优先级中断请求。 如果CPU同时接收到几个同一优先级的中断源的中断请求，则CPU通过内部硬件查询逻辑电路，按查询顺序确定该响应哪个中断请求。 在同一级优先级中，优先级 排列顺序如下:,6.2.2 中断控制,这种排列顺序，在实际应用中很方便。如果重新设置了优先级，则顺序查询逻辑电路将会相应改变排列顺序。 例如，如果给IP中设置的优先级控制字为12H，则PS和PT0均为高优先级中断; 但当这两个中断源同时发出中断申请时，CPU将优先响应优先级高的PT0的中断申请。 这种“同一级中的优先级”只能解决相同优先级中断同时请求中断的情况，而不能中断正在执行的同级优先级的中断。,思考： 1. 上电复位时/INT0、/INT1 为哪种触发方式？ 2. 上电复位时优先级别最高的是谁？最低的是谁？ 3. RX/TX 的优先级别总是最低的吗？,例6-2 设置IP寄存器的初始值，使2个外中断请求为高优先级，其它中断请求为低优先级。 （1）用位操作指令 SETB PX0 ；2个外中断为高优先级 SETB PX1 CLR PS ；串口为低优先级中断 CLR PT0 ；2个定时器/计数器低优先级中断 CLR PT1,（2）用字节操作指令 MOV IP，#05H 或： MOV 0B8H，#05H ； B8H为IP寄存器的字节地址,6.2 MCS-51单片机的中断系统,6.2.1 中断源 6.2.2 中断控制 6.2.3 中断处理过程,6.2.3 中断处理过程,6.2.3.1 中断响应 在CPU响应中断的条件得到满足后，CPU对中断源的中断请求作出的回答。 CPU实现断点保护并寻找中断源，把程序转向申请中断的中断源的服务程序的入口地址。,1、响应中断请求的条件 一个中断请求被响应，需满足以下必要条件： （1）有中断源发出中断请求，即该中断源对应 的中断请求标志为“1”。 （2）IE寄存器中的中断总允许位EA=1。 （3）该中断源的中断允许位=1，即该中断没有 被屏蔽。,中断响应是有条件的，遇到下列三种情况之一时，中断响应被封锁： （1）CPU正在处理同级的或更高优先级的中断。 （2）所查询的机器周期不是当前正在执行指令的最后一个机器周期。只有在当前指令执行完毕后，才能进行中断响应。 （3）正在执行的指令是RETI或是访问IE或IP的指令,至少需要再去执行完一条指令，才能响应新的中断请求。 如果存在上述三种情况之一，CPU将丢弃中断查询结果，不能对中断进行响应;或者在紧接着的下一个机器周期内执行中断查询结果，响应中断。,6.2.3 中断处理过程,如果中断是由于上述三种情况之一未被及时响应，而且当上述阻止中断的条件被撤消之后，中断标志却已经消失了，这次中断申请就不再会被响应。 即是说，CPU不会记住某一中断申请曾经有效但没有被响应的事件。,6.2.3 中断处理过程,CPU对中断源的处理 1) CPU在每个机器周期的S5P2期间对各中断源采样，设置相应的中断标志位； 2) 并在下一个机器周期S6期间按优先级顺序查询各中断标志； 3) 如查询某个中断标志为1，将在再下一个机器周期S1期间按优先级进行中断处理。,6.2.3 中断处理过程,中断响应过程 如果中断响应条件满足，且不存在阻止中断响应的情况，则CPU将响应中断。 CPU响应中断时，先置位相应的优先级状态触发器，用于指示CPU开始处理的中断优先级别，然后由中断系统通过硬件生成长调用指令LCALL； CPU执行此指令，清除中断请求源申请标志(但TI和RI不清0)，把断点地址压入堆栈保护起来； 然后将被响应的中断入口地址装入程序计数器PC中，使CPU转向该中断入口地址，以执行中断服务程序。,6.2.3 中断处理过程,各中断源的中断入口地址分配如下:,6.2.3 中断处理过程,由上述可见，各中断源的中断入口地址之间只相隔8个字节，一般的中断服务程序是容纳不下的； 因而在实际应用中，通常是在中断入口地址处存放一条无条件转移指令(LJMP addr16), addr16就是中断服务程序的入口地址。 这样，可以使中断服务程序灵活地安排在64K字节程序存储器的任何空间内。,6.2.3 中断处理过程,中断处理和中断返回 中断服务程序从入口地址开始执行，直到返回指令RETI为止。这个过程称为中断处理，或中断服务。 中断处理的具体内容，因中断源的要求不同而各不相同。中断服务程序的一般流程如图所示。,6.2.3 中断处理过程,一般微处理器在响应某一中断后会自动地关中断，而MCS-51单片机不具备这种功能，必须在中断服务程序中用软件关中断。 这样，可以保证本中断服务程序的迅速执行，而不会被更高的优先级中断源中断。,6.2.3 中断处理过程,所谓“现场”，是指进入中断服务程序入口地址之前，有关寄存器(如累加器A,PSW及其他寄存器)中的内容。 如果在中断服务程序中，也会用到这些寄存器，就会破坏它原来寄存器中的内容，一旦返回主程序，就会造成主程序的混乱。 进入中断服务程序后，应首先保护现场，然后再执行中断服务程序。 在返回主程序之前，应恢复现场。 在恢复现场之后，中断返回之前，用软件开中断，以便CPU响应新的中断申请。,6.2.3 中断处理过程,RETI指令是中断服务程序结束的标志。 所以，中断服务程序的最后一条指令必须是中断返回指令 RETI。 CPU执行这条指令之后，对中断响应时置1的优先级状态触发器清0，然后将堆找中保护的断点地址弹出到程序计数器PC中，于是CPU返回断点处继续执行主程序。,6.2.3 中断处理过程,如果现场信息不需要保护，则保护现场和恢复现场都可省去； 此外，对MCS-51单片机中断嵌套的实现，除了通过硬件和软件来实现中断优先级外，还必须通过中断服务程序中编程的配合来实现。 通常为了使现场信息不致受到破坏或者造成混乱、一般在保护现场和恢复现场时，CPU不能响应新的中断请求。,中断服务程序流程,主程序流程,现场：进入中断服务程序入口地址之前有关寄存器中的内容。,中断返回：CPU执行RETI指令后，对中断响应时置1的优先级状态触发器清0，然后将堆栈中保护的断点地址弹出到PC，CPU返回断点继续执行主程序。,嵌套,中断嵌套的实现： 1）硬件组成 2）软件设置（优先级） 3）中断服务程序,在保护现场和恢复现场时，CPU不能响应新的中断。在中断程序中要在保护现场之前关中断，在保护现场之后开中断。,1定时器/计数器中断请求的撤消 中断请求被响应后。硬件会自动清TF0或TF1。 2外部中断请求的撤消 3串行口中断请求的撤消 响应串行口的中断后，CPU无法知道是接收中断还是发送中断，还需测试这两个中断标志位的状态，以判定是接收操作还是发送操作，然后才能清除。所以串行口中断请求的撤消只能用软件清除 CLR TI ；清TI标志位 CLR RI ；清RI标志位,6.2.3.3 中断请求的撤消,CPU响应中断之后，在中断返回之前必须撤销该中断请求，否则会引起另一次中断的发生。,外部中断的触发方式选择 两种触发方式：电平触发方式和跳沿触发方式。 1、电平触发方式 CPU在每个机器周期采样到的外部中断输入线的电平。在中断服务程序返回之前，外部中断请求输入必须无效（即变为高电平），否则CPU返回主程序后会再次响应中断。 适于外中断以低电平输入且中断服务程序能清除外部中断请求（即外部中断输入电平又变为高电平）的情况。,（1）跳沿方式外部中断请求的撤消是自动撤消的。 （2）电平方式外部中断请求的撤消: 除了标志位清“0”之外，还需在中断响应后把中断请求信号引脚从低电平强制改变为高电平，如图所示。,只要P1.0端输出一个负脉冲就可以使D触发器置“1”，从而撤消了低电平的中断请求信号。所需的负脉冲可增加如下两条指令得到： ORL P1，#01H ；P1.0为“1” ANL P1，#0FEH ；P1.0为“0” 电平方式的外部中断请求信号的完全撤消，是通过软硬件相结合的方法来实现的。,6.2.3 中断处理过程,中断响应时间 中断响应时间：指CPU 查询到有效中断标志后，PC 转移到矢量入口的时间。 以外部中断响应为例，说明中断响应时间。CPU在每个机器周期的S5P2期间采样/INT0和/INT1电平并锁存到IE0或IE1标志位上，而CPU要在下一个机器周期才会查询这些标志位，这时如果满足中断响应条件，CPU便接着执行硬件长调用指令LCALL，转到相应的中断入口。 调用指令本身需2个机器周期，这样，从外部中断请求有效到开始执行中断服务程序的第一条指令之间至少需要3个机器周期，这是最短的响应时间。,6.2.3 中断处理过程,如果遇到中断响应受阻的情况，则需要更长的响应时间。 例如，当一个同级或更高级中断正在处理，则附加的等待时间取决于正在进行的中断服务程序。 如果正在执行的指令还没有进行到最后的机器周期，则所需的附加时间不会多于3个机器周期，因为最长的乘法、除法指令也只需4个机器周期； 如果正在执行RETI或访问IE，IP的指令，则附加的等待时间不会多于5个机器周期(完成正在执行的指令最多还需1个机器周期，加上执行最长的指令需4个机器周期)。 这样，在只有一个中断源的情况下，外部中断响应时间总是在38个机器周期之间。,6.2.3 中断处理过程,CPU对外部中断申请信号的要求 如果出现如图所示的外部中断申请新号，则无论是低电平触发还是下降沿触发，都无法可靠地引起中断。 高电平和低电平的持续 时间不可短于一个机器周 期,6.3 中断服务应用程序设计,中断结构初始化：选择触发方式、开放中断 理解以下指令的作用： MOV SP, # 40H SETB IT0 SETB EX0 SETB EA,6.3 中断服务应用程序设计,中断服务程序设计 例：利用外