数字电路讲义第八章.ppt

,第八章 存储器与可编程逻辑器件 第一节 概述,EPROM,FPGA,第八章 存储器与可编程逻辑器件 第一节 概述,第八章 存储器与可编程逻辑器件 第一节 概述,第二节 随机存取存储器-RAM （RAM- Random Access Memory ）,随机存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称 RAM 。,RAM 按功能可分为 静态、动态两类,一、静态随机存取存储器- Static RAM,84位SRAM,A0 A1 A2,DI3 DI2 DI1 DI0,DO3 DO2 DO1 DO0, SRAM的写操作时序,三总线如何配合？, SRAM的写操作时序, SRAM的读操作时序,6116,二、动态随机存取存储器- Dynamic RAM,存储、读出过程,二、动态随机存取存储器- Dynamic RAM,刷新 动态RAM,DRAM的优点: 存储容量大, 集成 度高 DRAM的缺点: 需要定时刷新,DRAM的结构,DRAM的 工作方式,三、 RAM的扩展与应用,1、容量扩展 位扩展：存储器并行数据位数的扩展 字扩展：存储深度的扩展,字扩展：存储深度的扩展,低位地址直接相连,高位地址译出片选,常用RAM组件：,RAM2114：共有10根地址线，4根数据线。 容量为：1024字4位（即1K4）,RAM6116：共有11根地址线，8根数据线。 容量为：2048字8位（又称为2K8）,AM21L41：共有12根地址线，1根数据线。 故其容量为：4096字1位（即4K1）,AM12168：共有12根地址线，4根数据线。 容量为：4096字4位（即4K4）,RAM2114、6116的管脚图,2114容量的扩展,用两片2114 将位数由 4位扩展到 8位,1. 位数的扩展：把各片对应的地址线连接在一起，数据线并列使用即可。接线如下图：,2. 字数的扩展：,74LS139,例8-1 试将容量为2564位的SRAM(AM9122)，扩展成5128位的RAM组合 分析：位扩展 4 8 需两片AM9122 字扩展256 512 深度为原来的两倍 224 共需4片容量为2564位的SRAM(AM9122),多块RAM构成内存条,CPU与RAM的连接,PC控制接口卡中RAM的电路,三、 RAM的扩展与应用,1、双口RAM,三、 RAM的扩展与应用,1、双口RAM,应用：,显示缓存、字符合成器,三、 RAM的扩展与应用,2、RAM用作移位寄存器,应用： 大容量移位 延时：音乐喷泉,三、 RAM的扩展与应用,3、先进先出存储器 FIFO（First In First Out）,应用？,PC-HD接口,存储变调,半满标志 全满标志,案例：ATA接口,原理？,不同传输率总线转换,三、 RAM的扩展与应用,3、先进先出存储器- FIFO,用边读边写双端口RAM构成FIFO,三、 RAM的扩展与应用,3、先进先出存储器- FIFO,用标准RAM构成FIFO,AI-AO=?,只读存储器，工作时其存储的内容固定不变。只能读出，不能随时写入，所以称为只读存储器。,一、 ROM的基本结构及工作原理,ROM主要由地址译码器、存储矩阵和输出电路三部分组成。,MROM PROM EPROM EEPROM,第三节 只读存储器( ROM ),固定ROM,ROM主要由 地址译码器 存储矩阵 输出电路,给出任意一个地址码，译码器与之对应的字线变为高电平，进而从位线上便可输出四位数字量。,ROM阵列示意图,ROM阵列示意图,ROM阵列示意图,0和1的输出？,1,0,ROM阵列示意图,0,1,1,0,符号和定时图,A关联的作用: 当Am=1时，受影响的输入、输出端被选通，允许各输入端上的数据写入存储器中的m号区域，或者允许m号区域的内容从输出端被读出； Am=0时，受影响的输入、输出端被封锁，不允许写入也不允许读出,特点: 出厂时全部存储 “1”，用户可根据需要将某些单元改写为 “0”, 然而只能改写一次。,将熔丝烧断，该单元则变成“0”。,二、可编程 ROM （PROM）,二、可编程 ROM （PROM）,编程图,EPROMErassable PROM 所存储的信息可以用紫外线照射擦除，重新编程。,三、 可改写PROM（EPROM和EEPROM）,ROM PROM,高电平,编程后， 栅极阈值变高， 输出为0,EPROMErassable PROM 所存储的信息可以用紫外线照射擦除，重新编程。,三、 可改写PROM（EPROM和EEPROM）,2732, EEPROM(E2PROM) Electrically EPROM 电可擦除PROM,三、 可改写PROM（EPROM和EEPROM）,优点：方便，主板在线升级等；注意，案例38所,ROM PROM EPROM,四、 ROM的扩展的与应用,1、ROM的扩展,四、 ROM的扩展,8位扩展：,四、 ROM的扩展,将容量为1K8的PROM（28L85A）编程为8K1的ROM,地址的不同,考研例题：,ROM的连接电路,A19A15: 11111,CPU与ROM的连接,2、ROM的应用举例,a. 用于存储固定的专用程序,b. 利用ROM可实现查表或码制变换等功能,查表功能 查某个角度的三角函数,把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为 “造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。,码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。,例8-2 试将容量为1K8 位的 PROM ( 28L85A ）编程为 8K1 位的 ROM ，画出必要的连线图，注明地址码的安排。,例8-3 试用PROM实现8位B码至BCD码的转换,有不足,例8-4 用容量为2K8 的ROM，构成14位的数据产生可控的奇/偶校验码,b14=0，？ b14=1，？,奇校验 偶校验,奇校验,利用ROM存储字库点阵,地址,数据,利用ROM存储字库点阵,公,利用ROM存储字库点阵,编程一个汉字就需芯片 16x16 个存储单元。 一个容量为 64Kx16 位的 EPROM ， 可以存储上述字体的汉字 4 000 个， 而地址码需 16 位，输出数据线需 16 条。,巨人集团,3. ROM 在波形发生器中的应用,很有用,ROM实现逻辑函数实例,d0m（1，2，4，7） d1m（1，2，3，7）,ROM实现组合函数的不足 芯片的利用率不高。这是因为ROM中的与阵列是一个固定的全译码阵列， 每一个乘积项都是一个最小项，只能实现组合逻辑函数的最小项表达式，不能进行化简，而且实际上大多数的组合逻辑函数也并不需要所有的最小项。因此，ROM在绝大多数场合还是被作为存储器使用。,第四节 可编程逻辑阵列-PLA （PLA Programmable Logic Array ）,一、概述,二、PLA的工作原理及应用,“与”“或”都可编程,与ROM的区别？,或的数量限制,二、PLA的工作原理及应用,Q0=?,编程例子：,P1,P2,P3,P4,P5,P2,P4,P5,P3,P6,例8-6试用适当的PLA和触发器实现一可变模分频器，当控制输入X0时，分频模M5；X1时，M7，且在状态Q2Q1Q0111时，输出Z为1，其余情况均为0，此外，电路还具有异步置位输入SD。 解：首先列功能表进行计数器设计,选用D触发器,三、PLA的扩展,输出扩展,三、PLA的扩展,乘积项扩展,内部编程 反码输出,三、PLA的扩展,输入扩展,三、PLA的扩展,输入扩展,乘积项扩展,输出扩展,三、PLA的扩展,特点：与、或都可编程； 不足：,有点复杂、成本高 有解决办法吗 ？,第五节 可编程阵列逻辑-PAL （PAL Programmable Array Logic ）,特点：与阵列可以编程； 或阵列以固定的 有多种输出结构可供选择,相同,不同,功能？,极性 选择,PAL的命名,PAL的基本输出结构,PAL的基本输出结构,是否 取非,PAL的基本输出结构,PAL的基本输出结构,同步 时钟,PAL的基本输出结构,异步 时钟,PAL的基本输出结构,组合,时序,用PAL实现下电路,特点： PLA：只能组合，非常灵活。 有点复杂、成本高 PAL：可组合，也可时序。 不足：采用熔丝工艺，只能编程一次,第六节 通用阵列逻辑-GAL （GAL Generic Array Logic ） 一、GAL的结构,GAL结构,PAL结构,GAL结构,二、OLMC的结构和组态Output Logic Macro Cell,乘积项 选择,三态使能 选择,反馈 选择,输出 选择,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,例：试用GAL16V8构成6位通用移位寄存器,二、OLMC的结构和组态,二、OLMC的结构和组态,二、OLMC的结构和组态,第七节 PLD的发展与编程, 一、 第三代PLDHDPLD,家族成员：EPLD、CPLD、FPGA 种类： 单元型HDPLD FPGA ，类似标准门阵列结构； 阵列扩展型HDPLDEPLD和CPLD， 基于与-或阵列结构（乘积项结构） 典型产品： Xilinx公司的FPGA器件 Altera公司的CPLD器件。,部分HDPLD产品的性能表,可编程逻辑块： CPLD的主体部分 输入/输出块： 输入、输出 可编程互连资源：用于逻辑块之间以及逻辑块与 输入/输出块之间的连接, 二、 Altera公司的MAX7000系列CPLD 编程工艺：E2PROM，可在系统编程 系列成员：MAX7000E、MAX7000S、 MAX7000A 门数：6005000个 宏单元数：32256个 I/O引脚数：36155个。 ,ALTERA MAX 7000S 系列的特点,MAX 7000S 支持系统级集成 用于产品制造的系统内可编程特性（ISP） 用于产品测试的边缘扫描测试标准（JTAG） 相同器件系列的引脚纵向兼容 引脚和结构与最初的MAX 7000系列兼容 所有MAX 7000S 器件的增强功能 6 个输出使能 2 个全局时钟 可选的集电极开路输出 转换速度控制,MAX7000A的电路结构图,逻辑阵列块LAB （Logic Array Block）,I/O控制块,可编程互连阵列PIA （Programmable Interconnect Array）,专用输入,MAX7000S 系列的内部互连结构,逻辑阵列块,可编程连线阵列,1 逻辑阵列块LAB MAX7000A的主体是通过可编程互连阵列PIA连接在一起的、 高性能的、 灵活的逻辑阵列块。每个LAB由16个宏单元组成， 输入到每个LAB的信号如下： 来自于PIA的36个通用逻辑输入； 全局控制信号（时钟信号、 清零信号）； 从I/O引脚到寄存器的直接输入通道， 用于实现MAX7000A的最短建立时间。LAB的输出信号可以同时馈入PIA和I/O控制块。,2 宏单元Macrocell,MAX7000A的宏单元,5个乘积项中，有1个可以反馈回与阵列,(a) 共享扩展项 MAX7000A的扩展乘积项,宏单元乘 积项逻辑,乘积项选择矩阵,来自PIA的36个信号,16个可共享扩展项,宏单元乘 积项逻辑,(b) 并联扩展项 MAX7000A的扩展乘积项,Product-,Term,Select,Matrix,Product-,Term,Select,Matrix,Preset,来自上一个宏单元,Clock,Clear,Clock,Clear,到下一个宏单元,宏单元乘,积项逻辑,宏单元乘,积项逻辑,Preset,-,-,-,-,来自PIA的36个信号,16个可共享 扩展项,3 输入/输出控制块,4 MAX7000A的可编程互连阵列PIA,编程单元控制与门,多数CPLD中的互连资源都有类似于MAX7000A的PIA结构，这种连接线最大的特点是能够提供具有固定时延的通路， 也就是说信号在芯片中的传输时延是固定的、可以预测的， 所以将这种连接线称为确定型连接线。,看例子：tu-6-35, 三、 现场可编程门阵列FPGA 现场可编程门阵列FPGA是由多个可编程的基本逻辑单元组成的一个二维矩阵。 围绕该矩阵设有I/O单元，逻辑单元之间以及逻辑单元与I/O单元之间通过可编程连线进行连接。因此， FPGA被称为单元型HDPLD。而由于基本逻辑单元的排列方式与掩膜可编程的门阵列GA类似，所以沿用了门阵列这个名称。 多数FPGA采用SRAM编程工艺， 也有少数的FPGA采用反熔丝编程工艺。,连续布线 ( Altera 基于查找表（LUT）的 FPGA ),LAB,LE,FPGA的结构示意图,开关矩阵SM,可配置逻辑块CLB,I/O块IOB,可编程连线PI,FPGA与CPLD结构特点,Altera的连续式快速通道互连 FastTrack 采用分段式互连结构的器件无法得到冗余带来的好处,ALTERA FLEX 系列结构图,FLEX 10K系列FPGA结构图,FLEX 系列的逻辑单元,FLEX 10K 系列的EAB,什么是EAB（Embbeded Arry Block）? 容量为2048 bit的RAM 可以配置为存储器或者逻辑函数 实现兆功能（Megafunction 实现存储器或者特殊的逻辑函数比单个的逻辑单元(LE)更有效,EAB 的字长是可配置的,FLEX 10K 系列的EAB,EAB的使用,存储器功能 用作同步或者异步 RAM 单端口或者双端口 FIFO RAM 可用来实现动态硬件重配置 逻辑功能 配置时，EAB是可以预装的 实现一个大的查找表，尤其适用于快速乘法器，状态机和算术逻辑单元等,FPGAs Stratix II Stratix Cyclone Stratix GX APEX II APEX 20K Mercury FLEX 10K ACEX 1K FLEX 6000 CPLDs MAX II MAX3000A MAX7000,FPGA与EPLD对比 1.FPGA的集成度比CPLD高 2.FPGA器件结构比CPLD灵活 3.CPLD的功耗比FPGA大 4.使用上CPLD比FPGA方便 5.CPLD具有加密功能,CPLD,FPGA,PLD的编程与测试,1 PLD开发所需的设备 计算机； PLD的开发软件包、 专用的硬件描述语言； PLD的编程器或编程电缆。,2 PLD的开发流程 不同的软件包对PLD的开发流程不尽相同， 但大致上都可归为三个过程。 ,1） 设计输入 设计输入主要是指设计者以一定的方式对器件的逻辑功能进行描述， 并形成符合开发软件要求的设计源文件。目前多数的开发软件都支持原理图和硬件描述语言两种描述方式。 ,2） 设计处理 开发软件可以自动完成对设计源文件的处理， 包括综合、 优化、 布局、 布线等过程，最后生成可编程逻辑器件的编程文件。 设计者也可以通过在开发软件中设置一些参数，对设计处理过程进行控制； 在处理过程中，还可以用仿真工具对设计结果进行验证， 如果不满足设计要求，则需要修改设计。,3） 器件编程 器件编程就是用编程软件， 通过编程器或编程电缆将设计处理产生的编程数据下载到可编程逻辑器件中， 这样可编程逻辑器件就具备了预定的逻辑功能。 4） 器件测试 器件测试就是用实验的方法， 验证器件的实际性能。,ISP功能提高设计和应用的灵活性,减少对器件的触摸和损