微机课件02第二章：8086.ppt

第二讲 8086/8088微处理器 及其系统,紫金学院计算机系 帅辉明,8086/8088微处理器 内部结构 段寄存器（物理地址、逻辑地址计算），通用寄存器、控制寄存器 外部引脚信号 总线结构 总线、周期 最小方式引脚功能和总线结构 最大方式 总线时序 最小方式时序 最大方式时序,本章重点,1、内部结构 8086的技术指标 16位微处理器 内外数据总线都是16位 内部寄存器16位 ALU为16位 地址线为20位 内部组成 BIU总线接口单元和EU执行单元,2.1 8086/8088微处理器,8086,20,早期为串行方式，效率低 8086为流水线方式，BIU和EU并行工作,BIU和EU执行方式,为什么要分段？ 因为8086的地址线为20位，故最大能寻址220=1MB（0FFFFF）的空间，但是8086内部寄存器仅为16位，最大只能寻址216=64KB的空间 所以要将1M空间分为若干区域，即称为段 规则 段长不超过216=64KB 段起始地址必须为16的倍数,2.2、8086存储分段管理,段基址 16位 XXXXH 段内偏移量 16位 XXXXH 逻辑地址段基址：段内偏移地址 物理地址20位=段基址*10H+段内偏移量 例如： XXXX0H + XXXXH XXXXXH,20位物理地址形成,举例1：将数据5678H存放于段基址为1800H, 段内偏移量为1234H的存储单元中。,说明： 1）字数据在内存中的存放规则：高高，低低 高字节存放于高地址单元， 低字节存放于低地址单元。 2）以低地址作为字存储单元的地址。,19234H,物理地址,1800H : 1234H,逻辑地址,56H,78H,19235H,(1)段基址=1C00H，偏移量=3456H， 则物理地址= (2)段基址=1000H，偏移量=0F456H， 则物理地址= 结论：物理地址与逻辑地址并非一一对应！,举例2,1F456H,1F456H,段和段寄存器,2.3、寄存器,用来存放逻辑地址中的段基址,段寄存器 CS、DS、SS、ES 通用寄存器 数据寄存器AX、BX、CX、DX 地址指针和变址寄存器SP、BP、SI、DI 控制寄存器 IP、FLAG,2.3、寄存器,数据寄存器 AX（AH、AL）累加器 BX（BH、BL）基址寄存器 CX（CH、CL）计数寄存器 DX（DH、DL）数据寄存器 16位数据寄存器可以存放数据和地址 8位寄存器只能存放数据,2.3、寄存器,地址和变址寄存器 SP指向堆栈栈顶 BP指向堆栈中任意偏移 SI、DI存放段内偏移，常用于存储器变址寻址方式,2.3、寄存器,指令指针寄存器IP 标志寄存器FLAG（FLAGS或F） 实现计算机程序控制的辅助控制寄存器。 16位的标志寄存器，共有9个标志位。 6个状态标志（CF、OF、SF、ZF、AF、PF） 3个控制标志（IF、TF、DF）,2.3、寄存器,举例：已知当前(AL)=11000010，(AH)=10000011，计算： (1)AL+AH后各标志位的值 AF=0, CF=1, PF=0, OF=1, ZF=0, SF=0 (2)ALAH后各标志位的值 AF=1, CF=0, PF=1, OF=0, ZF=0, SF=0,01000101,00111111,2.4 8086外部引脚定义,分时复用的地址/数据线： 1）传送地址时三态输出 2）传送数据时可双向三态输入/输出,分时复用的地址/状态线： 1）当CPU访问I/O端口时，为0。 2）S6S3输出状态信息，S6恒为0，S5反映中断允许标志IF的状态，S3和S4指出当前正在使用的段寄存器。,地线GND 电源VCC,BHE/S7:高字节允许/状态复用线 MN/MX：最小/最大工作方式 RD：读控制信号 TEST：测试信号，由WAIT检查 READY： 存储器或外设准备好 RESET：复位 NMI：不可屏蔽中断请求信号 INTR：可屏蔽中断请求信号，与IF联用 CLK：时钟,工作模式 最小模式 只有一个8086/8088处理器（单处理器） 8086/8088产生所有的控制信号 最大模式 8086/8088+协处理器（多处理器） 8086/8088只产生部分控制信号,2.5 总线结构,1.最小方式,等待状态 产生器,8284A：时钟发生器 1）调整产生5MHz的标准时钟信号CLK； 2）对Reset和Ready信号实现内部时钟同步后输出。,（1）最小工作方式系统结构图,（1）最小工作方式典型配置,MN/MX：+5V 3片地址锁存器8282 2片数据收发器8286 1片时钟发生器8284,最小方式：只有一个8086微处理器，产生所有的控制信号，但要借助锁存器和数据收发器。,（2）最小工作方式引脚功能,对外设的中断请求作出响应,在第一个时钟周期输出有效电平，表示当前总线上是地址信息，同时ALE作为锁存地址的信号,在总线周期的后半期，若该信号有效表示CPU准备好接受/发送数据,数据传送的方向,CPU访问的是存储器还是I/O设备,写信号,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20,40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21,（3）8282和8286,8282,（4）将共享的地址数据线分离,锁存器8282作用：将共享的地址数据线分离 收发器8286作用：提高总线驱动能力和数据保持时间，非必须。,2.最大工作方式,MN/MX：接地 3片地址锁存器8282 2片数据收发器8286 1片时钟发生器8284 1片总线控制器8288,最大方式：多个微处理器(8086、8087/8089)。8086 只产生部分控制信号，大部分控制信 号由总线控制器产生。,总线控制器8288作用：是与最小方式的主要区别，使总线控制功能更加完善。,8086最大方式的典型系统结构,最大工作方式引脚定义,反映总线操作类型状态 1）至少有一个为低电平（有源状态） 2）任一或多个信号的改变都表示下一个新的总线周期的开始 3）全为高电平（无源状态）表示新的总线周期尚未开始,输出指令队列状态信号，这些信号反映指令队列的操作状态。,总线请求/允许信号（双向） 1）CPU以外的总线主控设备发出总线使用请求和CPU响应总线请求，两者使用同一引脚；,总线封锁信号，当它为低电平时，其他总线设备无法占用总线。,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20,40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21,总线周期 最小方式 读总线周期时序 写总线周期时序 最大方式,2.6 总线时序,1.总线周期,时钟周期、总线周期（BIU）、指令周期（EU）,Ti时钟周期 TW 等待状态 TI 空闲周期,2.最小方式下读周期,高阻态,T1：CPU送存储器或I/O端口地址,T2：设置读相关信号,T3：从存储器或I/O端口读出数据送至CPU数据引脚,T4：CPU采样数据，然后置相关信号无效,3.最小方式下的写周期,无高阻态，直接输出数据,高电平，表示为写周期,T1：CPU送存储器或I/O端口地址,T2：CPU送出数据，且设置写相关信号,T3：将数据写入存储器或I/O端口,T4：数据传输结束后置相关信号无效,送地址,设读相关控制信号，读准备,设写相关控制信号，送数据,数据传输,数据传输结束，撤销读写相关控制信号,P60.9 设物理地址为12345H，试完成以下逻辑地址：（1）1234H：_H （2）_H：0345H P60.10 设DS内容为9000H，请问当前数据段可寻