电子技术PPT电子课件教案-第20章 组合逻辑电路.ppt

第11章 组合逻辑电路,lfchun 制作,大连理工大学电气工程系,第 20 章 组合逻辑电路,下一章,上一章,20.1 逻辑电路概论,20.2 逻辑门电路,20.3 组合逻辑电路的分析,20.4 组合逻辑电路的设计,20.5 编码器与译码器,20.6 数据选择器与数据分配器,课堂讨论,返回主页,lfchun 制作,大连理工大学电气工程系,20.1 逻辑电路概论,第20章 组合逻辑电路,逻辑电路（数字电路） 组合逻辑电路、时序逻辑电路。,逻辑电平 高电平、低电平。,正逻辑与负逻辑 数字电路的工作状态： 只有两种相反的逻辑状态（1、0）。 逻辑 1：高电平、灯亮、开关闭合、 逻辑 0：低电平、灯灭、开关断开、 逻辑 1：低电平、灯灭、开关断开、 逻辑 0：高电平、灯亮、开关闭合、,2.4v,0.4v,高电平,低电平,lfchun 制作,大连理工大学电气工程系,数字电路是根据脉冲信号的有无、个数、宽 度、频率等进行工作的。,数字电路的优点 抗干扰能力强，信号便于存储、分析、传输。 数字波形（脉冲波形）,正脉冲,+3v 0,0 3v,负脉冲,+3v 0,0 3v,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 周期性的数字波形,0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 1 1 非周期性的数字波形 位时间：一位数据所占用的时间（ns）。 比特率（bit rate）：每秒钟所传输数据的位数。,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,数字电路的发展与分类,电子管 半导体分离元件 集成电路。 ttl 逻辑门 cmos 器件 pld 可编程逻辑器件。,小规模 中规模 大规模 超大规模 甚大规模,10 10 100 100 1000 1000 106 106,逻辑门电路 计数器、加法器 小型存储器、门阵列 大型存储器、微处理器 pld、多功能集成电路,数字电路分析的数学工具：逻辑代数。 逻辑功能的表示方法 真值表、功能表、逻辑表达式、波形(时序)图。,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,陶方扁平封装,双列直插封装,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,微处理器（cpu）芯片,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,单片机（8051）芯片,20.1 逻辑电路概论,lfchun 制作,大连理工大学电气工程系,20.2 逻辑门电路,第20章 组合逻辑电路,一、基本逻辑关系及其门电路 1. 与逻辑和与门电路 实现与逻辑关系的电路称为与门电路 。,fab a 0 = 0 a 1 = a a a = a,0 0 0 1,0 0 0 1 1 0 1 1,真值表,与运算 （逻辑乘）,lfchun 制作,大连理工大学电气工程系,20.2 逻辑门电路,2. 或逻辑和或门电路,实现或逻辑关系的电路称为或门电路 。,0 1 1 1,0 0 0 1 1 0 1 1,真值表,fab a0 = a a1 = 1 aa = a,或运算 （逻辑加）,lfchun 制作,大连理工大学电气工程系,3. 非逻辑和非门电路,实现非逻辑关系的电路称为非门电路 。,0 1,1 0,非运算 （逻辑非）,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,二、集成复合门电路,与非门 或非门 与或非门 同或门 异或门,ttl 电路 cmos 电路,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,1. 与非门电路,a b,f,f1,1 1 1 0,0 0 0 1 1 0 1 1,真值表,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,两输入四与非门集成电路,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,四输入两与非门集成电路,20.2 逻辑门电路,空脚,空脚,lfchun 制作,大连理工大学电气工程系,2. 或非门电路,a b,f,f1,1 0 0 0,0 0 0 1 1 0 1 1,真值表,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,两输入四或非门集成电路,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,四输入两或非门集成电路,20.2 逻辑门电路,空脚,空脚,lfchun 制作,大连理工大学电气工程系,3. 三态与非门,0,1,灌电流,拉电流,0 1,0 1,z,z,第三态 高阻状态,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,三态与非门的应用,总线 db ab,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,例20.1 试用与非门组成非门和与门。,解: (1) 组成非门,a,f,a b,(2) 组成与门,= a b,f,a b,20.2 逻辑门电路,lfchun 制作,大连理工大学电气工程系,常用组合逻辑功能器件 编码器、译码器、数据分配器、数据选择器、 数值比较器、算术运算电路。,20.3 组合逻辑电路的分析,由门电路组成的逻辑电路叫组合逻辑电路。,无记忆功能,第20章 组合逻辑电路,lfchun 制作,大连理工大学电气工程系,一、逻辑代数简介,逻辑变量只取 0、1 两个值。,1. 基本运算 2. 交换律 abba a b b a 3. 结合律 abc = (ab)c = a( bc ) a b c = ( a b ) c = ( c a ) b,= ab,= abc,c,20.3 组合逻辑电路的分析,lfchun 制作,大连理工大学电气工程系,4. 分配律,ab c = ( ab ) ( ac ) a ( bc ) = ( a b )( a c ),= bc,= a ( bc ),b a c,ab ac,5. 吸收律 aa b = a a ( ab ) = a,20.3 组合逻辑电路的分析,lfchun 制作,大连理工大学电气工程系,例20.2 试用与非门组成或门 fab 。,解： fab,20.3 组合逻辑电路的分析,6. 反演律（摩根律）,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,例20.3 化简下列逻辑代数式：,lfchun 制作,大连理工大学电气工程系,= abbcd = bcd,20.3 组合逻辑电路的分析,lfchun 制作,大连理工大学电气工程系,二、逻辑函数的卡诺图化简法,20.3 组合逻辑电路的分析,1. 最小项 (1) 最小项的定义 n 个变量 x1，x2，xn 的最小项是 n 个因 子的乘积，每个变量都以它的原变量或非变量的 形式在乘积项中出现，且仅出现一次。 两个变量的最小项： 三个变量的最小项： 四个变量的最小项：,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 最小项的性质（以三个变量为例）,1 0 0 0 0 0 0 0,0 1 0 0 0 0 0 0,0 0 1 0 0 0 0 0,0 0 0 1 0 0 0 0,0 0 0 0 1 0 0 0,0 0 0 0 0 1 0 0,0 0 0 0 0 0 1 0,0 0 0 0 0 0 0 1,真值表,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 最小项的性质,对于任一最小项，只有一组变量取值使其值为 1。 不同的最小项，使其值为 1 的那一组变量取值不同。 对于变量的任一组取值，任意两个最小项的积为 0 。 对于变量的任一组取值，全体最小项的和为 1 。,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,2. 逻辑函数的最小项表达式,例20.4 将下列逻辑式化成最小项表达式。,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,3. 用卡诺图表示逻辑函数并化简,(1) 卡诺图,a b,0 1,0 1,abc,abcd,两变量卡诺图,三变量卡诺图,四变量卡诺图,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,两项合并，消去 一个变化的量,1,1,= ab,两项合并，消去 一个变化的量,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去 两个变化的量,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去 两个变化的量,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去 两个变化的量,= bd,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,1,1,四项合并，消去 两个变化的量,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,1,1,八项合并，消去 三个变化的量,1,1,1,1,= c,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,(2) 逻辑函数的卡诺图及化简方法,1,1,1,1,八项合并，消去 三个变化的量,1,1,1,1,= d,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,例20.5 画出下列逻辑函数的卡诺图并化简。,解：先将原式化成最小项表达式,合并，得 f = bcd,1,1,1,1,1,1,1,1,1,1,lfchun 制作,大连理工大学电气工程系,20.3 组合逻辑电路的分析,1,解：根据规律直接填卡诺图。,1,1,1,f = ac,例20.6 画出下列逻辑函数的卡诺图并化简。,1,1,对于卡诺图中孤立存在的项不能化简。,1,1,1,lfchun 制作,大连理工大学电气工程系,三、组合逻辑电路的分析方法,20.3 组合逻辑电路的分析,由逻辑电路,列写逻辑代数式,化简或变换,分析输入输出的逻辑关系,列出真值表,lfchun 制作,大连理工大学电气工程系,0 0 0 1 1 0 1 1,异或门,=,例20.7 分析图示逻辑电路的功能。,0 1 1 0,真值表,20.3 组合逻辑电路的分析,lfchun 制作,大连理工大学电气工程系,异或门,同或门,20.3 组合逻辑电路的分析,=,lfchun 制作,大连理工大学电气工程系,例20.8 分析图示密码锁电路的密码。,0 0,0 0,1 1,= 1 开锁信号。,1 0 1 0 1,0,1,= 1 报警信号。,1,1 1 1 1 1,1,密码为：1 0 1 0 1。,1 0,0 1,20.3 组合逻辑电路的分析,0,0,lfchun 制作,大连理工大学电气工程系,20.4 组合逻辑电路的设计,1 0 1 1,+ 1 0 1 0,问题：已知两个四位二进制数 a = 1011， b = 1010，计算 ab 。,1,0,0,1,1,0,0,1,1,第20章 组合逻辑电路,一、加法器的设计,半加,+,+,+ +,+,+ +,+,+ +,全加,lfchun 制作,大连理工大学电气工程系,1. 半加器,(1) 根据逻辑功能列出真值表,0 0 1 0 1 0 0 1,0 0 0 1 1 0 1 1,两个一位 二进制数,本位和,进位位,(2) 根据真值表写出逻辑表达式 本位和 进位位 c = a b,20.4 组合逻辑电路的设计,= ab,lfchun 制作,大连理工大学电气工程系,(3) 根据逻辑表达式画出逻辑电路,ca b,半加器,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,2. 全加器,(1) 根据逻辑功能列出真值表,0 0 0 1 1 0 1 1,0 1 0 1 0 1 0 1,两个 n 位二进 制数中的一位,本位和,进位位,来自低位 的进位数,0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1,aibici1,aibici1,(2) 根据真值表写出逻辑表达式,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,(3) 化简或变换逻辑式,20.4 组合逻辑电路的设计,1,1,1,1,aibici1,aibici1,1,1,1,1,ci = ai bibici1ai ci1,lfchun 制作,大连理工大学电气工程系,(3) 化简或变换逻辑式,= （ai bi） ci1,= ( ai bi ) ci1 + aibi,= ai bi ci1,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,aibi,aibi,(4) 根据逻辑表达式画出逻辑电路,fi ci,(ai bi ) ci,(ai bi ) ci1,fi = ai bi ci1 ci = （ai bi）ci1 + aibi,全加器,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,3. 四位加法器,设 a = a3 a2 a1 a0 ， b = b3 b2 b1 b0 ，求 ab = ?,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,第11章 组合逻辑电路,四位超前进位集成加法器,f0 a0 b0 c1,f1 b1 a1,b2 a2 f2,a3 b3 f3 c3,lfchun 制作,大连理工大学电气工程系,20.4 组合逻辑电路的设计,四位超前进位集成加法器,lfchun 制作,大连理工大学电气工程系,二、数值比较器的设计 问题：比较两个二进制数的大小，比较结果 产生“大于”、“等于”、“小于”三种输出信号。 1. 一位数值比较器 (1) 根据逻辑功能列出真值表,20.4 组合逻辑电路的设计,0 1 0 0 0 1 1 0 0 0 1 0,0 0 0 1 1 0 1 1,一位数值比较器真值表,(2) 根据真值表写 出逻辑表达式,lfchun 制作,大连理工大学电气工程系,20.4 组合逻辑电路的设计,(3) 根据逻辑表达式画出逻辑图,lfchun 制作,大连理工大学电气工程系,20.4 组合逻辑电路的设计,2. 两位数值比较器,1 0 0 0 0 1 1 0 0 0 0 1 0 1 0,a1b1 a1b1 a1 = b1 a0b0 a1 = b1 a0b0 a1 = b1 a0 = b0,两位数值比较器真值表,(1) 根据逻辑功能列出真值表,lfchun 制作,大连理工大学电气工程系,20.4 组合逻辑电路的设计,(2) 根据真值表写出逻辑表达式 利用一位数值比较器的输出。,fab = (a1b1)(a1 = b1) (a0b0) fa = b = (a1 = b1) (a0 = b0) fab = (a1b1)(a1 = b1) (a0b0),fab fa=b fab,lfchun 制作,大连理工大学电气工程系,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,0 0 0 1 0 1 1 1,0 1,例20.9 某机房有 a、b、c、d 四台排风扇， 如果 a 风扇开机，同时其他三台风扇至少有两台 开机，则指示灯亮。试用与非门组成指示灯亮的 逻辑电路。 解：设指示灯 f 亮为 1，风扇开机为 1。, ,0,f =,abcd,= acdabdabc,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,f = acdabdabc,f,20.4 组合逻辑电路的设计,lfchun 制作,大连理工大学电气工程系,20.5 编码器与译码器,一、编码器,可实现编码功能的组合逻辑电路。,编码器,控制信息,二进制代码,二十进制编码器（bcd 码） 例如十进制数 357 用二进制数表示为： 0011 0101 0111 十进制数 0 9：0000 1001（8421 bcd 码） 1. 键盘输入 8421 bcd 码编码器,第20章 组合逻辑电路,lfchun 制作,大连理工大学电气工程系,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1,0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1,十个按键 8421 bcd 码编码器功能表,20.5 编码器与译码器,lfchun 制作,大连理工大学电气工程系,特点： 输入低电平有效。 gs 为控制使能标志。 s = 0 时无输入信号， s = 1 时有输入信号。,20.5 编码器与译码器,lfchun 制作,大连理工大学电气工程系,20.5 编码器与译码器,0 0 0 0,0 1 0 1,0 1 1 1, 3, 2, 1,1,1,0,1,0,无输入时,有输入时,lfchun 制作,大连理工大学电气工程系,0 0 0 0,0 1 0 1,0 1 1 1,20.5 编码器与译码器, 3, 2, 1,0,1,1,1 0 0 1,1,0,0 0 1 1,lfchun 制作,大连理工大学电气工程系,2. 优先编码器,20.5 编码器与译码器,0 0 0 1 0 0 1 0 1 1 ,0 0 0 1 1 0 1 1,4 线2 线优先编码器功能表,最高 最低 优先级别,lfchun 制作,大连理工大学电气工程系,3. 74ls148 集成编码器（8 线3 线优先编码器）,20.5 编码器与译码器,f0,ei,eo,gs,输入端：i i7 ，低电平有效。 输出端： ff2 ，低电平有效。 输入使能端 ei ：ei = 0 时，编码器工作，否则不工作。 输出使能端 eo ：ei = 0 且无输入时， eo = 0。 工作状态标志 gs ： ei = 0 且有输入时， gs = 0。,lfchun 制作,大连理工大学电气工程系,二、译码器,n 位二进制代码输入,2n 种状态,2n 种输出,可实现译码功能的组合逻辑电路。,译码器,二进制数代码,按其编码时的原意翻译成 对应的信号输出,20.5 编码器与译码器,lfchun 制作,大连理工大学电气工程系,1. 二进制译码器（2 线4 线译码器）,20.5 编码器与译码器, 0 0 0 1 1 0 1 1,低电平译码,功 能 表,1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0,lfchun 制作,大连理工大学电气工程系,2. 74ls138 集成译码器（3 线8 线译码器）,20.5 编码器与译码器,0 0 0 0 0 1 0 1 0 0 1 1,功 能 表,0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1,1 0 0 1 0 1 1 1 0 1 1 1,1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0,功能端说明： 当g21= g22 = 0， g1= 1 时译码； 否则不译码。, 其余类推。,lfchun 制作,大连理工大学电气工程系,3. 显示译码器,二-十进制编码,显示 译码器,显示 器件,(1) 数码显示器（数码管） 辉光数码管、荧光数码管、液晶显示器、 半导体数码管（led 显示器）。,20.5 编码器与译码器,lfchun 制作,大连理工大学电气工程系,数码管,20.5 编码器与译码器,lfchun 制作,大连理工大学电气工程系,20.5 编码器与译码器,数码管,lfchun 制作,大连理工大学电气工程系,(2) 常用的七段 led 显示器件,a,b,d,e,f,g,c,共 阳 极,共 阴 极,f g a b,e d c h,20.5 编码器与译码器,lfchun 制作,大连理工大学电气工程系,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,bcd 码输入,输出一组高低电平信号,显示译码器,0 0 0 0,1 1 1 1 1 1 0,0 0 1 0,1 1 0 1 1 0 1,(3) 显示译码器,20.5 编码器与译码器,译 码,译 码,8,lfchun 制作,大连理工大学电气工程系,20.5 编码器与译码器,0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1,显示译码器功能表,1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1,lfchun 制作,大连理工大学电气工程系,20.5 编码器与译码器,f g a b c d e,i7,d1 d2,lt bi le,功能端说明： 灯测试端 li ：lt = 0 显示 8 字；lt = 1 正常显示。 消隐端 bi ： bi = 0 字形消失；bi = 1 字形出现 。 锁存端 le ：le = 1 锁存；le = 0 接受信号。,4511 集成七段译码器,d3 d0,lfchun 制作,大连理工大学电气工程系,20.5 编码器与译码器,4511 与数码显示器的联接图,lfchun 制作,大连理工大学电气工程系,20.6 数据选择器与数据分配器,第20章 组合逻辑电路,数据选择器与数据分配器的功能,lfchun 制作,大连理工大学电气工程系,一、数据选择器 1. 4 选 1 数据选择器,20.6 数据选择器与数据分配器,1 0 0 0 0, 0 0 0 1 1 0 1 1,0 d0 d1 d2 d3,功能表,lfchun 制作,大连理工大学电气工程系,2. 74ls151 集成数据选择器,a2 a1 a0,d3 d2 d1 d0,g,d4 d5 d6 d7,8 选 1 数据选择器 74ls151 。 输入端：d d7 。 输出端： f和 f1 ， 。 使能端 g ：g = 1 时，f = 1，f1 = 0 。 g = 0 时，选择数据。,20.6 数据选择器与数据分配器,lfchun 制作,大连理工大学电气工程系,3. 数据选择器的应用 逻辑函数产生器,对于 4 选 1 数据选择器，有下列关系 对于 8 选 1 数据选择器，有下列关系,例：g = d7 = d6 = d5 = d2 = d1= d0 = 0，d4 = d3 =1。 则,使不同的 d 端为零， 可得到不同的逻辑函数。,20.6 数据选择器与数据分配器,lfchun 制作,大连理工大学电气工程系,1 1,0 0,g0 g1 g2 g3,开门 g0 g1 g2 g3,0 1,1 0,1 0,0 1,1 1,0 0,二、数据分配器 1. 数据分配器工作的原理,a b d,0 0 0 1 1 0 1 1,0 0 0 d 0 0 d 0 0 d 0 0 d 0 0 0,功能表,20.6 数据选择器与数据分配器,lf