EDA技术与实践综合设计报告-彩灯控制器

北 华 航 天 工 业 学 院 综合实践总结报告 综合实践名称：EDA 技术与实践 彩灯控制器 综合实践地点、时间教二 EDA 实验室 2014-2015-2 学期第 1113 周 专业班级：电气自动化 姓名： 学号： 指导教师姓名： 完 成 时 间：2015年5月19日 2 一、综合实践目的 1.用给定 IC 设计、安装与调试彩灯控制 2.设计用十六只 LED 组成的彩灯图案， 彩灯图案要有三种花型的变换， 循 环往复。 3.要具有清零开关。 4.彩灯图案状态变换的速度至少有快、慢两种。 5.安装并调试彩灯控制器。 二、综合实践理论基础和核心内容 1. 时序控制模块： 将输入时钟信号改为两个不同频率的输出时钟信号， 从而 实现分频器的功能。借此控制彩灯以快慢两种不同的频率进行闪烁。 2. 显示控制模块：显示控制模块是整个设计的核心 ,它负责整个设计的输出效果 即各种彩灯图案的样式变化。该程序充分地说明了用 VHDL 设计电路的 “弹” 性 ,即可通过改变程序中输出变量 Q 的位数来改变彩灯的数目。其中 ,P1 进程 对灯闪的速度控制有两种方式可改变灯闪的速度:一是改变外部时钟的赋值 ,二 是改变信号 U 的位数。P2 进程能进行彩灯的图案控制 ,改变 s 的位数即可改变 要控制图案的数目 ,改变输出变量 Q 的组合即可变幻彩灯图案。 三、综合实践具体内容和记录（图、表或程序等） 1. 程序：时序控制模块： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sxkz is port(chose_key:in std_logic; clk_in:in std_logic; clr:in std_logic; clk:out std_logic); end entity sxkz; architecture art of sxkz is 3 signal cllk:std_logic; begin process(clk_in,clr,chose_key)is variable temp:std_logic_vector(2 downto 0); begin if clr=1then cllk=0;temp:=“000“; elsif rising_edge(clk_in)then if chose_key=1then if temp=“011“then temp:=“000“; cllk=not cllk; else temp:=temp+1; end if; else if temp=“111“then temp:=“000“; cllk=not cllk; else temp:=temp+1; end if; end if; end if; end process; end process; clk=cllk; 仿真图： 4 2.程序：显示控制模块 LIBRARYIEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY XSKZ IS PORT(CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0); END ENTITY XSKZ; ARCHITECTURE ART OF XSKZ IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6,s7,s8,s9,s10,s11,s12,s13); SIGNAL CURRENT_STATE:STATE; SIGNAL FLOWER:STD_LOGIC_VECTOR(15 DOWNTO 0); BEGIN PROCESS(CLR,CLK)IS 5 CONSTANT F1:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0001000100010001“; CONSTANT F2:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0010001000100010“; CONSTANT F3:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0100010001000100“; CONSTANT F4:STD_LOGIC_VECTOR(15 DOWNTO 0):=“1000100010001000“; CONSTANT F5:STD_LOGIC_VECTOR(15 DOWNTO 0):=“1111111111111111“; CONSTANT F6:STD_LOGIC_VECTOR(15 DOWNTO 0):=“1100100111001001“; CONSTANT F7:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0010010000100100“; CONSTANT F8:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0001001000010010“; CONSTANT F9:STD_LOGIC_VECTOR(15 DOWNTO 0):=“1111111111111111“; CONSTANT F10:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0001100000011000“; CONSTANT F11:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0011110000111100“; CONSTANT F12:STD_LOGIC_VECTOR(15 DOWNTO 0):=“0111111001111110“; CONSTANT F13:STD_LOGIC_VECTOR(15 DOWNTO 0):=“1111111111111111“; BEGIN IF CLR=1 THEN FLOWERFLOWER=“0000000000000000“; CURRENT_STATEFLOWER=F1; CURRENT_STATEFLOWER=F2; CURRENT_STATEFLOWER=F3; CURRENT_STATEFLOWER=F4; CURRENT_STATEFLOWER=F5; CURRENT_STATEFLOWER=F6; CURRENT_STATEFLOWER=F7; CURRENT_STATEFLOWER=F8; CURRENT_STATEFLOWER=F9; CURRENT_STATEFLOWER=F10; CURRENT_STATEFLOWER=F11; CURRENT_STATEFLOWER=F12; CURRENT_STATEFLOWER=f13; CURRENT_STATE=S1; END CASE; END IF; END PROCESS; LED=FLOWER; END ARCHITECTURE ART;仿真图： 7 3.整个电路系统部分 程序如下： LIBRARYIEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CDKZQ IS PORT(CLK_IN:IN STD_LOGIC; CLR:IN STD_LOGIC; CHOSE_KEY:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0); END ENTITY CDKZQ; ARCHITECTURE ART OF CDKZQ IS COMPONENT SXKZ IS PORT(CHOSE_KEY:IN STD_LOGIC; CLK_IN:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK:OUT STD_LOGIC); END COMPONENT SXKZ; COMPONENT XSKZ IS 8 PORT(CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0); END COMPONENT XSKZ; SIGNAL S1:STD_LOGIC; BEGIN U1:SXKZ PORT MAP(CHOSE_KEY,CLK_IN,CLR,S1); U2:XSKZ PORT MAP(S1,CLR,LED); ENDART; 仿真图： 四、综合实践总结及分析 1. 在彩灯控制器这个课题中需要注意的是不同花型之间的相互循环及频率 的控制。其次在调试的时候需要注意周期的选择。这样才会出现合适的花型。 2. 用 VHDL 进行设计，首先应该理解，VHDL 语言是一种全方位硬件描述 语言，包括系统行为级，寄存器传输级和逻辑门级多个设计层次。应充分利用 VHDL“自顶向下”的设计优点以及层次化的设计概念，层次概念对于设计复杂 的数字系统是非常有用的，它使得我们可以从简单的单元入手，逐渐构成庞大而 9 复杂的系统。通过使用 EDA 编程既方便有快捷的实现了程序本次设计的程序已 经在硬件系统上得到了验证 ,实验表明 ,此设计方法能够满足多种不同花样彩灯 的变化要求 ,并且该方法便于扩展不同变化模式的彩灯花。 五、综合实践所需仪器设备 （1）CPLD/FPGA 适配器接口，82LED 灯 六、参考资料 1 罗英伟 1Agent 及基于空间信息的辅助决策J. 计算机辅助计及图形学 学报,2001,13 (7)