SOPC设计流程简介.ppt

sopc设计流程简介,讲解人：童声群,实验板de2-115中cyclone iv fpga芯片在quartus ii10.0以后的版本之后才支持。 相关资源：ftp:/ quartusii需要破解后使用，niosii不需要另外破解。 本示例流程所用的是quartusii v13.0sp1版本以及niosii v13.0sp1版本。,tips:,nios ii 是一个用户可配置的通用32位risc嵌入式处理器，它是sopc（system on a programmable chip，片上可编程系统）的核心。处理器以软核形式实现，具有高度灵活性和可配置性。 nios ii 的开发包括硬件开发和软件开发两部分。硬件开发在quartus ii 中实现，而软件开发部分是在nios ii 软件中实现的。所谓硬件开发就是用quartus ii 和sopc builder来建立自己需要的软核。 de2-115控制面板是基于一个实例化的cyclone e fpga的nios ii 片上可编程系统，并有相应的软件运行于片上存储器上。每一个输入/输出设备均由fpga芯片内实例化的nios ii 处理器所控制。,nios ,从quartus ii 10.1开始，altera推出了qsys beta版，而从11.0开始则正式推出了qsys取代了sopc builder。 qsys成功地在sopc builder基础上，实现了新的系统开发特性以及新的高性能互联，从而进一步提高了fpga设计人员的效能。 qsys系统集成工具自动生成互联逻辑，连接知识产权(ip)功能和子系统，从而显著节省了时间，减轻了fpga设计工作量。qsys是下一代sopc builder工具，在fpga优化芯片网络(noc)新技术支持下，与sopc builder相比，提高了性能，增强了设计重用功能，更迅速的进行验证。,qsys和sopc,设计流程,硬件：quartus ii和qsys 软件：nios ii,steps:,1.analyzing system requirements 2.defining and generating nios ii system hardware in sopc builder 3.integrating the sopc builder system into a quartus ii project 4.compiling the quartus ii project & verifying timing 5.download the fpga configuration file (.sof) to the target board. 6.creating a new project in the nios ii ide 7.compiling the project：build the project 8.running the software on the iss and target hardware: right click the project name and choose run as nios ii hardware. the ide downloads the program to the fpga on the target board and starts execution.,新建一个工程 打开qsys设计界面 定制niosii处理器 配置和连接外设 分配地址和中断 生成系统,第一部分：qsys,1. 新建一个工程 2. 打开qsys设计界面 3. 定制niosii处理器,第一部分：qsys,选择device family：cyclone iv e 选择device： ep4ce115f29c7(de2-115实验板上的fpga),系统时钟50mhz，和实验板上提供的时钟频率一致,nios ii core 选nios ii/f；instruction cashe改为8k，data cashe 设为none,4. 配置和连接外设,第一部分：qsys,必须的外设：sdram controller（data width改为16） 、epcs controller、system id peripheral、jtag uart 实验板上的led、switch、button都属于pio，配置多个时可重复加入pio，然后rename即可。 如果需要用到实验板上其它的模块（如：lcd显示屏，vga接口、usb接口等）请自己查找相关的教程，根据教程加入相应的外设模块。,4. 配置和连接外设（续） pio,第一部分：qsys,4. 配置和连接外设（续）,第一部分：qsys,4. 配置和连接外设（续）,第一部分：qsys,4. 配置和连接外设（续）,第一部分：qsys,5. 分配地址和中断,第一部分：qsys,5. 分配地址和中断（续）,第一部分：qsys,5. 分配地址和中断（续）,第一部分：qsys,将reset vector memory 改为 epcs.epcs_control_port 将exception vector memory 改为 sdram.s1 然后直接点击finish,6. 生成系统,第一部分：qsys,6. 生成系统（续）,第一部分：qsys,file-exit，开始在quartus中的设计,在quartusii中完成自己的逻辑设计 编译 进行引脚分配 下载硬件逻辑,第二部分：quartus ii,添加cpu之前需添加相应的qip文件；sdram端口没有clk，需手动添加，又由于sdram的clk要求比cpu的clk相移-75度，所以需要创建一个pll实现这个功能。,device and pin options-dual-purpose pins下所有value改为use as regular i/o； 管脚分配参考de2-115中文使用手册，时钟信号-y2，sdramclk-ae5； epcs controller的管脚参照data0-n7,dclk-p3,sce-e2,sdo-f4进行分配； 完成管脚分配后再编译一次。,tools-programmer,创建一个新的应用程序 添加修改自己的代码 在开发板中运行自己的应用程序,第三部：nios ii,打开nios ii，file-new-nios ii application and bsp from template; 在弹出的对话框中点击sopc information file name 后的找到先前quartus文件夹下的sopcinfo文件; 给自己的应用命名,应用模板选用 hello world。,编译：pr