微处理器的引脚、功能和工作时序

2.4 8086/8088 微处理器子系统,CPU的引脚及总线： CPU芯片上有许多像针一样的引线，称之为引脚。 CPU工作时通过这些引脚向微机系统内其他功能部件传递各种信号。引脚上传送的是二进制信号（0或1），这种信号用高低电压来表示，高电压（如5VDC）表示1，低电压（如0VDC）表示0。不同引脚上出现高电压的时刻不一样，因而其代表的含义不一样，其功能也不一样。,数据总线（Data Bus） 地址总线（Address Bus） 控制总线（Control Bus）,引脚,引脚分类,2.4 8086/8088 微处理器子系统,2.4.1 8086/8088 微处理器的引脚及功能 8086/8088 CPU是16位微处理器，对外信号应包含16条 数据线，20条地址线，以及若干控制信号。 为了减少芯片引脚数量，部分引脚采用分时复用的 方式，构成40条引脚的双列直插式封装。,图1-7 8086微处理器的封装外形,8086/8088 CPU有两种不同的工作模式（最小模式和最大模式）。8条引脚（2431）在两种工作模式中，具有不同的功能，最大模式下被重新定义的控制信号写在括号中。,2.4.1 8086/8088 微处理器的引脚及功能,按传输方向划分，CPU引 脚信号有以下几种类型： 输出：信号从CPU向 外部传送； 输入：信号从外部送入 CPU； 双向：信号有时从外部 送入CPU，有时从CPU 向外部传送；,2.4.1 8086/8088 微处理器的引脚及功能,1、地址与数据信号引脚 （1）AD15AD0（Address Data Bus） （2）A19/S6A16/S3（Address/Status）,2.4.1 8086/8088 微处理器的引脚及功能,GND,AD,14,AD,13,AD,12,AD,11,AD,10,AD,9,AD,8,AD,7,AD,6,AD,5,AD,4,AD,3,AD,2,AD,1,AD,0,NMI,INTR,CLK,GND,Vcc(+5V),AD,15,A,16,/S,3,A,17,/S,4,A,18,/S,5,A,19,/S,6,BHE,/S,7,MN/,MX,RD,HOLD(,RQ,/,GT,0,),HLDA(,RQ,/,GT,1,),WR,(,LOCK,),M/,IO,(,S,2,),DT/,R,(,S,1,),DEN,(,S,0,),ALE(QS,0,),INTA,(QS,1,),TEST,READY,RESET,8086,微处理器,1,20,21,40,分时复用的地址/数据线。 用作地址总线时， AD15AD0 提供访问存储器的20位物理地址的低16位。 用作数据总线时，传输16位数据。,分时复用的地址/状态线。 用作地址总线时，A19A16提供访问存储器的20位物理地址的高4位。 用作状态线时，S6S3用来输出状态信息，表示当前正在使用的段寄存器。,2、读写控制信号引脚 读写控制信号用来控制CPU对存储器和I/O接口的读写过程： 数据传输方向（读/写）； 传输种类（存储器还是IO设备）； 读写方式（奇地址字节/偶地址字节/字）； 存储器/IO设备是否准备好的状态信号；,2.4.1 8086/8088 微处理器的引脚及功能,3、中断控制信号引脚 4、DMA控制信号引脚 5、其他引脚 6、最大模式下的24-31引脚 7、8088CPU的引脚,2.4.1 8086/8088 微处理器的引脚及功能,CPU及其外围支持芯片合称为微处理器子系统。 外围芯片的作用是： 支持CPU访问内存与I/O接口，完成指令功能。,2.4.2 最小模式下的8086/8088 微处理器子系统,（1）为CPU工作提供适当的时钟信号，对外界输入的控制/联络信号进行同步处理； （2）分离CPU输出的地址/数据分时复用信号，得到独立的地址总线和数据总线信号，同时还增强它们的驱动能力。 （3）对CPU输出的控制信号进行组合，产生稳定可靠、便于使用的系统总线信号。,8086/8088 CPU设置有两种工作模式： 最小工作模式： 系统中只有一个8086/8088处理器； 所有的总线控制信号都由8086/8088 CPU直接产生； 也称单处理器模式。 最大工作模式： 系统内可以有一个以上的处理器，除了8086/8088作为“中央处理器”之外，还可以配置用于数值计算的8087“数值协处理器”和用于I/O管理的“I/O协处理器”8089； 各个处理器发往总线的命令统一送往“总线控制器”，由它“仲裁”后发出。 CPU两种工作模式由MN/MX引脚决定。,2.4.2 最小模式下的8086/8088 微处理器子系统,1. 最小模式下8086微处理器子系统的构成,2.4.2 最小模式下的8086/8088 微处理器子系统,时钟发生器8284A： 产生时钟信号CLK信号； 同步外部发来的RESET和READY信号。,2.4.3 最大模式下的8086/8088 微处理器子系统,最大模式是一个多处理器系统，需要解决主处理器和协处理器之间的协调和对系统总线的共享控制问题。 硬件方面，增加了一个总线控制器8288，由8288对各处理器发出的控制信号进行变换和组合，最终由8288产生总线控制信号，而不是由CPU直接产生（这是与最小模式不同的）。,图1-9 8086最大模式下的微处理器子系统,2.4.3 最大模式下的8086/8088 微处理器子系统,1、指令周期 CPU执行一条指令的时间（包括取指令和执行 该指令所需的全部时间）称为一个指令周期。 2、总线周期 CPU通过外部总线对存储器或I/O端口进行一次 读/写操作的时间称为总线周期。,2.6 8086/8088 CPU的工作时序,2.6.1 指令周期、总线周期和时钟周期,3、 时钟周期 计算机中，CPU的一切操作都是在系统主时钟CLK的控 制下按节拍有序地进行的。,系统主时钟一个周期信号所持续的时间称为时钟周期 （T），大小等于系统主时钟频率的倒数，是CPU的基 本时间计量单位。 例如，某CPU的主频f= 5MHz，则其时钟周期 T = 1/f = 1/（5MHz） = 200ns（1ns=10-9S）。,2.6.1 指令周期、总线周期和时钟周期,80868088CPU的一个基本的总线周期由4个时钟周期 组成，习惯上称之为4个时钟状态： T1状态、T2状态、T3状态、T4状态 每一个时钟状态内完成一些基本操作。,2.6.1 指令周期、总线周期和时钟周期,4、总线周期的组成,一个总线周期完成一次数据传输，至少包括传送地址 和传送数据两个过程。,T1状态： CPU输出所访问的存储器或I/O端口的地址信息。,T2状态T4状态： 传送数据。,8086/8088CPU的基本操作： 1、系统的复位和启动操作 2、总线操作(读/写存储器或I/O端口) 3、暂停操作 4、中断响应操作 5、总线保持或总线请求/允许操作,8086/8088 CPU正常工作时，RESET引脚应输入低电平。 一旦RESET引脚变为高电平，CPU进入复位状态， （8086/8088CPU要求加在RESET引脚上的正脉冲信号至少维持4个时钟周期的高电平）， RESET引脚恢复为正常的低电平，CPU进入启动阶段。,RESET引脚,CPU正常工作,系统加电或按下RESET键,RESET引脚变为高电平,CPU进入复位状态,至少维持4个时钟周期,RESET引脚恢复为正常的低电平，CPU进入启动阶段。,2.6.2 系统的复位和启动操作,在复位状态，CPU初始化，内部的各寄存器被置为初态： CS寄存器置为全“1”（FFFFH），其他寄存器清零 （0000H），指令队列清空。 当8086/8088复位后重新启动时，便从内存的FFFF0H单元 处开始执行指令。一般在FFFF0H单元存放一条无条件转移 指令，转移到系统程序引导和装配程序（实现系统的初 始化、引导监控程序或引导操作系统等功能）。,2.6.2 系统的复位和启动操作,总线操作(读/写存储器或I/O端口),CPU通过系统总线与存储器或I/O接口交换数据。 按数据传输方向分为： 总线读操作 CPU 存储器或I/O接口 总线写操作 CPU 存储器或I/O接口 由BIU完成总线操作,写入数据,读取数据,图1-10 8086最小模式下的总线读周期时序,2.6.3 最小模式下的总线读写周期,总线读周期,高阻态,T1状态,图1-10 8086最小模式下的总线读周期时序,2.6.3 最小模式下的总线读写周期,总线读周期,高阻态,T2状态,高阻态,图1-10 8086最小模式下的总线读周期时序,2.6.3 最小模式下的总线读写周期,总线读周期,高阻态,T3状态,高阻态,8086/8088CPU的典型总线周期时序,图1-10 8086最小模式下的总线读周期时序,2.6.3 最小模式下的总线读写周期,总线读周期,高阻态,T4状态,高阻态,无效 信号,最小模式下的总线读周期 T1状态: M/IO：指出CPU是从内存还是从I/O端口读取数据，电平一直保持到总线读周期结束。 地址：CPU从（A19/S6A16/S3）和（AD15AD0）上发出读取存储器的20位地址或I/O端口的16位地址。 ALE：CPU从ALE引脚输出一个正脉冲作为地址锁存信号。在T1状态结束时，地址信号已稳定有效，ALE变为低电平，20位地址被锁入8282地址锁存器。 BHE：如果CPU需要从内存的奇地址单元或者奇地址的IO端口读取数据，则输出BHE（=0）信号，它表示高8位数据线上的数据有效。 DT/R：使总线收发器8286处于接收状态。,2.6.3 最小模式下的总线读写周期,T2状态： 地址：地址信息撤消，A19/S6A16/S3上输出状态信息 S6S3， AD15AD0进入高阻态，为读取数据作准备 BHE/S7: 输出状态S7 RD: 读信号RD#变为低电平，通知存储单元或I/O端口进行读操作，打开其数据缓冲器，将读出数据送上数据总线。 DEN：变为有效低电平，用来开放总线收发器8286，准备接收数据。 DT/R：继续保持有效的低电平，处于接收状态。,2.6.3 最小模式下的总线读写周期,T3状态： T3状态的一开始，CPU检测READY引脚信号： 若READY为低电平，则表示系统中挂接的存储器或外设不能 如期送出数据，要求CPU在T3和T4状态之间插入1个或几个等 待状态Tw。 READY为高电平，进入T4。 TW状态 ： 进入TW状态后，CPU在每个TW状态的前沿（下降沿）采样 READY信号： 若为低电平，则继续插入等待状态TW 。 若READY信号变为高电平，表示数据已出现在数据总线 上，CPU从AD15AD0读取数据。,2.6.3 最小模式下的总线读写周期,T4状态： 在T3（TW）和T4状态交界的下降沿处，CPU对数据总线上的数据进行采样，完成读取数据的操作。 在T4状态的后半周数据从数据总线上撤消。各控制信号和状态信号处于无效状态，DEN#为高（无效），关闭数据总线收发器，一个读周期结束。 综上可知，总线读周期中： 在T1状态送出地址及相关信号； T2发出读命令和8286控制命令； 在T3、TW 等待数据的出现； 在T4状态将数据读入CPU。,2.6.3 最小模式下的总线读写周期,图1-11 8086最小模式下总线写周期的时序,2.6.3 最小模式下的总线读写周期,2、最小模式下的总线写周期,无高阻态，直接输出数据,高电平，表示为写周期,最大模式下，8086的总线读写操作在逻辑上和最小模式下的读写操作是一样的。 不同的是，最大模式下应考虑总线控制器8288产生的一些控制信号的作用。,2.6.4 最大模式下的总线读写周期,如果CPU内的指令队列已满且执行部件EU又未申请访问存储器或 I/O端口，则总线接口部件BIU就不必和总线打交道，从而进入 空闲状态TI。 在空闲状态，虽然CPU对总线不发生操作，但CPU内部的操作仍 在进行，即执行部件EU仍在工作。 从这一点上说，实际上总线空闲状态是总线接口部件BIU对EU的 一种等待。,2.6.5 总线空闲状