Experiment-10-The-design-of-combination-logic-circuits.docx

Experiment 10 The design of combination logic circuitsWeek 10Location: 4#2551. 实验目的（1）掌握集成门电路的功能及使用方法。（2）掌握组合逻辑电路的分析和设计方法。（3）了解常用中、小规模集成组合逻辑电路的灵活运用。2. 实验预习要求(1) 根据图3.1.1所示逻辑电路，写出逻辑式，归纳出电路实现的逻辑功能。(2) 根据实验内容（3）的要求，完成交通信号灯故障报警电路的设计，并画出逻辑图，写出输出端的逻辑表达式。（3）在本实验各电路图中，标出各集成芯片的型号及引脚号码。3. 实验仪器及器件序号名 称型 号数 量1电子技术实验箱BDCL1台2数字式万用表UT511台3数字存储示波器TDS 10021台本实验所用到集成芯片列表如下（引脚分布图见本书后附录D）。序号芯片型号功 能门电路数目/片引脚数174LS00二输入与非门414274LS02二输入或非门414374LS04反相器（非门）614474LS11三输入与门314574LS20四输入与非门214674LS32二输入或门414774LS125总线缓冲驱动器（三态）414874LS1392-4线译码器2164. 实验内容与任务（1）与非门逻辑功能的测试测试TTL与非门74LS00（任选1个门）的逻辑功能，将测量值填入表3.1.1中。所有TTL组件的电源电压均为5V，由实验箱上的“+5V”电源提供。输入变量A、B的“0”、“1”电平由实验箱的“数据开关”提供（K1 K10），开关拨向上时为高电平1，拨向下时为低电平0。与非门输出变量Y的 “电压值”用万用表直流电压档测量，输出变量Y的“逻辑”采用实验箱上方“电平指示”（发光二极管LED，L1 L8）进行显示，灯亮表示高电平“1”，灯灭表示低电平“0”。表3.1.1输 入 变 量输 出 变 量 YAB电压值逻辑值00011011（2）组合逻辑电路的功能测试 按图3.1.1逻辑电路接线（非门采用74LS04，或非门采用74LS02）。 在不同输入信号的组合下，测试输出变量Y1、Y2、Y3的状态，填入表3.1.2中，并分析该电路实现的逻辑功能。表3.1.2输入变量输 出 变 量ABY1Y2Y300011011Y3Y2Y1AB11111图3.1.1（3） 交通信号灯故障报警电路的设计 设计要求：当交通信号灯是故障状态时，故障报警电路发出报警信号。交通信号灯为三盏：红灯（R）、黄灯（Y）、和绿灯（G），R、Y、G作为输入信号。输入“1”表示灯亮；“0”表示灯暗。正常工作时电路输出F为“0”；出现故障时F为“1”。 正常工作情况是：G亮、R暗、Y暗 通行；G亮、R暗、Y亮 准备停车；G暗、R亮、Y暗 停车。当R、G、Y亮、暗状态是其它组合情况时，为故障状态。 根据要求：a) 列逻辑真值表；b) 写出报警信号的表达式；c) 设计出逻辑电路图。注意：逻辑电路设计应尽可能选用BDCL型电子技术实验箱提供的器件。 用实验系统提供的器件连接逻辑电路，并进行测试。（4）用集成组合逻辑部件构成数据总线用中规模集成2-4线译码器（74LS139）及4总线缓冲器（三态）（74LS125）将四个外部设备的采样数据分时送入数据总线，数据总线构成的原理电路如图3.1.2所示。设外部设备的数据有A、B、C、D 4路，分别取自实验箱上的“1Hz信号”、“单次脉冲”（由逻辑开关提供）、“高电平1”和“低电平0”（由数据开关提供）。输入数据与总线输出之间可采用三态缓冲器实现分时控制。各缓冲器的使能控制端分别由2-4线译码器（74LS139）的输出端进行控制。将74LS125的四个输出端接在一起模拟数据总线Y，利用一个LED（发光二极管）显示总线Y的状态。 按图3.1.2连接电路，其中输入A1、A0的状态由实验箱下方的“数据开关”提供。 测试电路实现的逻辑功能，将测量结果填入表3.1.3中。建议：在译码器74LS139的输出端，分别接四个LED，可直观地显示其逻辑状态。图3.1.2YA74LS13901A1总线Y74LS125YAYBEEBECEDA0A1A0YCYDA说明：三态缓冲器采用74LS125实现，缓冲器的功能为信号驱动和总线隔离。74LS125中有四个缓冲器，具有各自的使能控制端，低电平有效。当某一缓冲器被选通时，其输出端状态随输入端状态改变（YA = A），其余未被选通的缓冲器输出为高阻状态。表3.1.3输 入译 码 器 输 出数 据 输 入总线输出YA1A000A1Hz信号01B单次脉冲10C高电平111D低电平05. 实验总结要求（1）根据实验结果说明三态缓冲器的输出端为何允许直接连在一起作为总线？（2）如何判断所用的门电路芯片是否已损坏？附录D 集成芯片外引线排列图在DCL - I电子技术实验箱上已安装了一些实验中用到的集成芯片。各集成芯片引脚序号的排列方法是：由集成芯片结构特征（凹口、标记等）左下角起按逆时针方向，依次为1，2，3.。通用运算放大器 音频功率放大器 555定时器LM38612348765旁路 +UCC uo ui ui+ 地NE55512348765地 uo +UCC TH UCOmA74112348765N +UCC uo ui ui+ -UEE 1、5脚之间接调零电位器 1、8脚之间为增益设定 7脚通常接电容器二输入四与非门74LS00 二输入四或非门 74LS021234567UCC 4Y 4B 4A 3Y 3B 3A1Y 1A 1B 2Y 2A 2B 地74LS0214 13 12 11 10 9 8123456714 13 12 11 10 9 8UCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y 地74LS00 1234567UDD 6A 6Y 5A 5Y 4A 4Y1A 1Y 2A 2Y 3A 3Y USSCD406914 13 12 11 10 9 81234567UCC 6A 6Y 5A 5Y 4A 4Y1A 1Y 2A 2Y 3A 3Y 地74LS0414 13 12 11 10 9 8六非门74LS04 CMOS六非门CD4069三输入三与非门74LS10 三输入三与门74LS11123456774LS1014 13 12 11 10 9 8UCC 1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y 地1234567UCC 1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y 地74LS1114 13 12 11 10 9 81234567UCC 2D 2C N 2B 2A 2Y1A 1B N 1C 1D 1Y 地74LS2114 13 12 11 10 9 81234567UCC 2D 2C N 2B 2A 2Y1A 1B N 1C 1D 1Y 地74LS2014 13 12 11 10 9 8四输入二与非门74LS20 四输入二与门74LS21UCC 2D 2CP 2Q 1D 1CP 1Q 1 地 123456774LS7414 13 12 11 10 9 8 二输入四或门74LS32 双D触发器74LS741A 1B 1Y 2A 2B 2Y 地74LS3214 13 12 11 10 9 8UCC 4B 4A 4Y 3B 3A 3Y1234567四非门（三态）74LS81 二输入四异或门74LS86123456714 13 12 11 10 9 8UCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y 地74LS861234567UCC 4A 4Y 3A 3Y74LS8114 13 12 11 10 9 81A 1Y 2A 2Y 地双JK触发器74LS112 4总线缓冲器74LS125（三态）UCC 4A 4Y 3A 3Y 1A 1Y 2A 2Y 地141312111098123456774LS125UCC 2K 2J 2Q 1K 1J 1Q 1 地1413121110812356715491674LS11274LS125 4总线缓冲器（三态）功能功能： 时， 1Y = 1A； 时， 2Y = 2A 时， 3Y = 3A； 时， 4Y = 4A当1、2、3、4为高电平时，输出为高阻状态。3-8线译码器74LS138 双2-4线译码器74LS139地UCC2A02A11A01A11413121110812356715491674LS139地UCCA0A11413121110812356715491674LS138A2附表D.1 3线 - 8线译码器74138逻辑功能表输 入输 出SA A2 A1 A0 0 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0附表D.2 2-4线译码器74139 逻辑功能表输 入输 出功能A1 A01 1 1 1 1禁止译码00 00 11 01 10 1 1 11 0 1 11 1 0 11 1 1 0进行译码同步二进制加法计数器74LS16114131211108123567154916UCC QCC QA QB QC QD S2 CP A B C D S1 地74LS12574LS161同步十进制加法计数器74LS16014131211108123567154916UCC QCC QA QB QC QD S2 CP A B C D S1 地74LS160 同步二进制加法计数器74LS161的功能表与同步十进制加法计数器74LS160的功能表完全相同，此处不再重复给出。附表D.3 同步十进制加法计数器74LS160功能表功能输 入输 出时钟CP清零置数控制控制信号置数输入A B C DQA QB QC QDS1S2清零0 0 0 0 0置数10a b c da b c d保持1101 保持保持110 保持（QCC = 0）计数111 1 计 数多功能移位寄存器74LS194UCC Q0 Q1 Q2 Q3 CP S1 S0 DSR D0 D1 D2 D3 DSL 地1413121110812356715491674LS194附表D.5 多功能移位寄存器74LS194功能表功能输 入输 出清零控制信号串行输入时钟并行输入Q0 Q1 Q2 Q3S1 S0DSR DSLCPD0 D1 D2 D3清零0f ff fff f f f0 0 0 0保持1f ff f0f f f f送数11 1f fd0 d1 d2 d3d0 d1 d2 d3右移10 1d ff f f f左移11 0f df f f f保持10 0f fff f f fLED数码管LC-5011babcdefgagfcdeDP12345987610DP地地地UCC Yf Yg Ya Yb Yc Yd YeA1A2A01413121110812356715491674LS248A3显示译码驱动器74LS248 附表D.6 显示译码驱动器74LS24