课程设计（论文）-多功能数字钟设计.doc

中北大学2016/2017（2）课程设计说明书课 程 设 计 任 务 书1设计目的：（1）巩固和加深对电子线路基本知识的理解，提高综合运用课程知识的能力。（2）培养学生根据课程需要自学参考书籍，查阅手册、图表和文献资料的能力。（3）通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。2设计内容和要求（包括原始数据、技术参数、条件、设计要求等）：1、查阅相关资料；进行总体方案设计，得到原理框图；2、要求：用中小规模集成电路设计一个多功能数字钟；该数字钟具有计时功能、定时和闹钟功能、整点报时功能；能显示“时”、“分”、“秒”的数字钟；除按12小时为周期的正常计时外，还有手动校时、整点报时、按作息时间表报时等功能。3、选择合适器件，进行最终电路图的仿真；进行仿真实验4、要求三位同学实现不同分工。3设计工作任务及工作量的要求包括课程设计计算说明书(论文)、图纸、实物样品等：（1）计算元件参数，给出详细计算过程；（2）给出完整的设计方案；（3）画出完整电路图，并仿真，对仿真结果进行分析；（4）写出设计说明书；课 程 设 计 任 务 书4主要参考文献：1傅劲松.电子制作实例集锦.福州：福建科学技术出版社，20062张庆双. 实用电子电路200例. 机械工业出版社，20033刘修文. 实用电子电路设计制作300例. 中国电力出版社，20054. 毕满清. 电子技术实验与课程设计.机械工业出版社，20065. 刘鸣等. 电子线路综合设计与实践.机械工业出版社,20145设计成果形式及要求：(1) 课程设计说明书;(2) 电路原理图;(3) 仿真结果。 6工作计划及进度：2017年 6月5日 6月 6日 资料调研6月 7日 6月 10日 方案论证，进行详细设计 6月 11日 6月 20 日 电路仿真，分析仿真结果6月 21日 6月23 日 完成设计总结报告（附完整电路图） 6月 24日 答辩及成绩考核学科部副主任审查意见： 签字： 年 月 日目 录1 设计目的12 设计方案12.1总体电路设计方案12.2电路各部分设计22.2.1脉冲产生电路22.2.2计数器制作进制电路32.2.3译码器和显示器提供显示电路32.2.4定时电路32.2.5蜂鸣器电路42.2.6校正电路42.3电路所用器件的汇总43 原理分析与计算103.1振荡器电路设计103.2 计数器单元的设计113.2.1时的设计113.2.2分、秒的设计113.3译码显示的设计123.4校时电路的设计133.5定时报表与闹钟的设计133.5.1比较电路的设计133.5.2闹钟的实现143.5.3闹钟声音关闭电路的设计154实验结果与分析155评述与心得215.1评述215.2心得216 参考文献22附录A231 设计目的制作一个数字钟具有计时功能、定时和闹钟功能、整点报时功能，能显示“时”、“分”、“秒”的数字钟；并且，除按12小时为周期的正常计时外，还有手动校时、整点报时、按作息时间表报时等功能。2 设计方案2.1 总体电路设计方案一个具有计时、校时、定时和闹钟、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码显示电路、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。但本次电路采用555定时器完成脉冲输入。数字钟的整机逻辑框图如下：图2.1 数字钟逻辑框图2.2 电路各部分设计2.2.1脉冲产生电路方案一：采用555定时器构成多谐振荡器，并使输出的脉冲频率在1Hz，从而来控制秒的变化。由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC振荡电路如图2.2所示，可以在精度要求不高的时候使用。 图2.2 555与RC组成的多谐振荡器图方案二：振荡器是数字钟的核心。振荡器的稳定度及频率的精确度较高时选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡电路如图2.3所示：图2.3 石英晶体振荡器图石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。综上分析，选择方案一，555与RC组成的振荡电路较简单，易调节，成本较低。2.2.2 计数器制作进制电路时、分、秒各采用2片74LS192进行级联，并采用归零法，分别设计出60进制、12进制计数器，来完成时钟的设计。计数电路利用归零法可以更加方便实现整点报时的功能。2.2.3 译码器和显示器提供时钟显示电路采用74LS48译码器和7SEG-COM-CAT-GRN构成显示电路，来显示时钟数字的变化。2.2.4定时电路定时电路可以通过多种方式实现，最简单的是通过比较器进行比较实现。本次采用74LS85数据比较器，将时钟和定时时钟上时、分进行比较，为定时作用带来帮助。2.2.5 蜂鸣器电路为了实现与以上电路的衔接，利用比较器进行定时，则可以采用JK边沿触发器，在比较器的输出达到要求时输出高电平。为与三极管连的蜂鸣器的触发提供高电平。并且可以利用上JK边沿触发器的清零功能，为蜂鸣器停止工作提供控制。2.2.6 校正电路 采用555振荡器和开关的开闭时间来进行手动调整和自动调整。2.3 电路所用器件的汇总表2.1 电路所用元件清单器件型号用途介绍 数量74LS192十进制计数器1074LS48译码器1074LS112双J-K触发器7SEVEN-SEG-COM-K数码显示器10555virtual555定时器174LS04反相器174LS08四2输入与门174LS32四2输入或门174LS21双四输入与门174LS85数据比较器4BUZZER蜂鸣器12N1711三极管1Resisiter电阻13CAP电容2Switch双掷开关6图2.4 74LS192管脚示意图表2.2 74LS192功能图2.5 74LS48管脚示意图表2.3 74LS48功能表图2.6 74LS112 管脚示意图表2.4 74LS112 功能表图2.7 555定时器管脚示意图图2.8 74LS04 符号表示图表2.5 74LS04 功能表图2.9 74LS08符号表示图表2.6 74LS08 功能表图2.10 74LS32 符号表示图表2.7 74LS32 功能表图2.11 74LS21 符号表示图表2.8 74LS21 功能图 图2.12 74LS85 管脚示意图 表2.9 74LS85 功能表3 原理分析与计算3.1 振荡器电路设计利用555定时器完成组成多谐振荡器，从而产生相应的脉冲。本次为产生1Hz频率的脉冲。用555组成的脉冲产生电路: R15=47k，R16=47k，C=10F ，则555所产生的脉冲的为:f=1/(R15+2*R16)CLn2=1Hz。图3.1 555定时器构成的多谐振荡器3.2 计数器单元的设计3.2.1 时的设计时的计数以12小时为周期，按通常的习惯，12小时计数器的计数序列为00，01，11，12，00，即当计数到11小时59分59秒时，再来一个秒脉冲，计数器就进到00时00分00秒。这样，可利用反馈置数或反馈清零法进行十二进制计数，本实验采用74LS192进行设计。图3.2 12进制计数器3.2.2 分、秒的设计分和秒计数器都是模M=60的计数器。计数规律为00，01，58，59，00，。它们的个位都是十进制，而十位则是六进制，也采用74LS192进行设计。例如60进制，采用归零法，将74LS192两片级联，当十位计数到达0110的时候立刻清零。图3.3 60进制计数器3.3 译码显示的设计将计数器和闹钟输出的4位二进制代码，利用74LS48译码和SEVEN-SEG-COM-K连接，从而显示出相应的十进制数状态。接地端串联一个电阻是为了实际电路考虑。图3.4 用译码器和数码管的实现3.4 校时电路的设计由于计数的起始时间不可能与标准时间一致，所以需要在电路中加一个校时电路。数字钟的时校正、分校正功能，应该截断分个位和时个位的直接计数器通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。同时必须以标准的1HZ时间信号作为时间驱动。校时是个很重要的模块，既要正常校时，又不能干扰到时间计数模块，而时间显示比较简单，用熟悉的芯片就可以做出来。校时可用1s脉冲快速校正，也可手动产生单次脉冲慢校正至时或者分计数器。可设置不同脉冲来控制实现校正或正常计数。本次设计使用手动产生单次脉冲校正时间。开关闭合时与555组成的多谐振荡器的输出相连，当闭合一下的时候，电路导通，使得74LS192的控制加的位置被输入一个脉冲信号，并产生加1情况，从而能达到手动校时的目的。当将开关一直闭合，因为与振荡器相连，便会一直产生加1现象，从而达到自动校时。图3.5 单脉冲校正电路3.5 定时报表与闹钟的设计数字钟在指定的时刻发出信号，实现闹钟功能，通过与时钟显示相似的办法，但不与振荡器相连接，使得在设定闹钟时可在数码管上显示设定时间。3.5.1 比较电路的设计 1）采用74L85D进行比较设计，A0-A1为时钟时间，B0-B1为所定时间，当设定时间与实际时间相同时输出Ya=Yb=1。因为是时与分的定时，所以采用与时钟相对应数量的比较器个数，即四片74LS85。图3.6 比较电路 2）采用将分钟的归零法时用的线的输出来控制蜂鸣器。3.5.2 闹钟的实现 由于直接将比较器结果与蜂鸣器相连不能使闹钟持续响，于是考虑上利用JK边沿触发器来控制蜂鸣器电路。1）当四片74LS85都输出1时，即可带来74LS21与门的输出1，在与反相器相连，作为引起JK边沿触发器工作的下降沿脉冲。JK边沿触发器的连接采用类似T触发器的连接方式，当JK边沿触发器被触发后，会输出高电平（假设现态为1，则输出保持1；假设现态为0，下降沿到来后，输出翻转为1），通过U1A(74S32）或门，给三极管B给出高电平，使得蜂鸣器发出声音。并且持续响，直到按下闹钟复位开关。2）当分钟的十位的芯片到6时即0110，通过U4A与门输出1，再通过或门U1A来控制蜂鸣器电路。从而达到整点报时的目的。（整体图见附录A）图3.7 闹钟电路蜂鸣器部分3.5.3 闹钟声音关闭电路的设计将U45A与门的另一端与一个开关相连，当此与门输出0时可以使JK边沿触发器置零，从而停止输出高电平，当不是整点的时候便可达到停止蜂鸣器工作的目的。图3.8 闹钟复位开关4 实验结果及分析通过运用数字集成电路设计的12小时制的数字电子时钟，经过试验，成功实现了一下基本功能：1.能进行正常的时，分，秒计时的功能，分别由6个数码管显示12小时、60分钟、60秒钟的计数显示图4.1 电路实现图1图4.2 时钟放大举例2.具有复位功能图4.3 开关复位前图4.4 开关复位后3.能实现“校时”“校分”功能 举例为：校正分（下一页）图4.5 校正前图4.6 校正为1后4.有具有整点报时、定时和闹钟的功能(用LED灯显示蜂鸣器的状态)图4.7 蜂鸣器工作前图4.8 蜂鸣器工作后到达指定时间和整点时LED情况5 评述与心得5.1评述 在这次课程设计中，我负责的部分是振荡器单元和计数器单元。振荡器可以选择石英晶体振荡器或者是采用555定时器和RC组成的多谐振荡器。石英晶体振荡器频率精度很高，可以产生精准的时钟信号，而在这次实验中采用的是较简单、易调节、成本较低的555与RC组成的振荡器电路,输出的脉冲频率约为1s。遇上的问题是:在用示波器对振荡器产生信号进行仿真时，波形总是和预想波形不同，而且波形不稳定，这个问题我们仔细考虑研究仍然不知道怎么解决。在设计时、分、秒计数器时，我们使用的是两片可逆同步十进制计数器74LS192,可以构成任意进制的计数器，可以用级连法或者是反馈归零法、反馈预置法。这次实验中要构成12进制的时计数器、60进制的分计数器和秒计数器。我们采用了级连法和同反馈归零法。遇到的问题是:由于之前没有学过74LS192的管脚，所以连线路时不熟悉，容易出错。但在后面的过程中联系课本上学过的74LS160芯片和74LS161芯片，很快掌握了74LS192芯片的使用方法。5.2心得这次课程设计基本完成，在这次课程设计中，我对数字电路这门课程有了更深的了解，课程设计本身就是要求将以前所学的理论知识运用到实际的电路设计当中去，在电路的设计过程中，无形中便加深了对数字电路的了解及运用能力，对课本以及以前学过的知识有了一个更好的总结与理解；以前的数电实验只是针对某一个小的功能设计，而此次课程设计对我们的总体电路的设计的要求更严格，需要通过翻阅复习以前学过的知识来确定实验总体设计方案，然后逐步进行各模块的设计，最终可以做出作品。通过这次课程设计，我的动手能力及独立思考能力有了一定的提高，更熟练地掌握了multism软件的使用方法以及各种芯片的管脚分配。希望在下次课程设计中能做到更好。开关闭合时与