FPGA集成电路笔试题解答-面试题解答---副本.docx_第1页
FPGA集成电路笔试题解答-面试题解答---副本.docx_第2页
FPGA集成电路笔试题解答-面试题解答---副本.docx_第3页
FPGA集成电路笔试题解答-面试题解答---副本.docx_第4页
FPGA集成电路笔试题解答-面试题解答---副本.docx_第5页
已阅读5页,还剩3页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

FPGA/集成电路笔试面试题解答本次更新日期2017年10月12日27个笔试面试题连载更新。 。 。别人连载小说,我们连载FPGA/集成电路笔试面试题解答视频!一点一滴的积累,坚持获得成绩!明德扬潘老师历经多年精心整理历年各大公司(如海华、大彊、中兴、展讯等名企)笔试面试题,每道题都有已录制好的详细的解答视频 + 举一反三的解题技巧。届时我们将不断地更新和补充最新的笔试面试题(解答视频),欢迎大家关注进行免费领取。 Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? AMD 2008 【解答视频序号:08310001】怎样将一个single-bit信号从快时钟域送到慢时钟域,或慢送到快?Multi-bit信号呢?AMD 2008 【解答视频序号:08310002】设计一个计算连续Leading Zeros个数的电路。输入8-bit,输出4-bit。AMD 200800001000 010000100010 001010001000 0000可以parameterize你的设计吗?其hardware是什么样子的?【解答视频序号:09090001】出下面两个状态机的逻辑综合图,并说明两种写法的优缺点!凹凸 2008always (posedge clk or negedge rst) if(!rst)begin state=0; out=4b0000; end else case(state) 0:begin state=1; out=4b0000; end 1:begin state=0; out=4b0001; end endcasealways (posedge clk or negedge rst) if(!rst) state=0; else case(state) 0:state=1; 1:stateq=1ns【解答视频序号:09090004】阻塞赋值和非阻塞赋值的区别 Trident always(posedge clk) always(posedge clk) begin begin b=a; b=a; c=b; c1;2b11:c=b1; default:begina=b;c=b;endendcasealways (b or d)begin a=b; c=b; case(d)2b00:a=b1;2b11:c=b1; endcaseendalways(b or d)begincase(d)/synopsys full_case2b00:a=b1; 2b11:c=b1;endcaseend【解答视频序号:09090008】从仿真的角度设计测试1024-depth的SRAM能否正常工作的步骤或过程,功能:有10位的读写指针,并且读操作与写操作可以同时进行,负责读和写的部分由一个控制器控制。【解答视频序号:09110002】1. 报文替换ID的功能【解答视频序号:09110003】2. flip-flop和latch的区别,rtl中latch是如何产生的 SIRF 2008【解答视频序号:09120001】3. 多时钟域设计中,如何处理跨时钟域信号? SIRF 2008【解答视频序号:09120002】4. 锁存器比寄存器省面积,但为什么在IC设计中通常使用寄存器? SIRF 2008【解答视频序号:09120003】5. 用verilog/vhdl写一个fifo控制器(包括空,满,半满信号)。(飞利浦大唐笔试)regN-1:0 memory0:M1; 定义FIFO为N位字长容量M【解答视频序号:09250001】6. FPGA 的片上RAM 资源,可以在设计中如下哪些应用?a、Shift Register b、ROMc、RAM d、FIFO【解答视频序号:09250002】7. 下列哪些属于时钟约束?a、set_false_path b、set_input_pathc、set_max_delay d、set_multicycle path【解答视频序号:09250002】8. FPGA可以有哪些工艺?a、 SDRAM b、SRAM c、EEPOM b、DDR e、FLASH【解答视频序号:09250002】9. 下列哪些选项是FPGA设计中必须的设计约束?a、管脚约束 b、跨时钟域约束 c、时钟周期约束 d、片上RAM位置约束【解答视频序号:09250002】10. 判断:FPGA中,需要一个1MByte的存储空间,用片上RAM实现即可。【解答视频序号:09250002】11. 判断:Latch 和Register 的结构是不同的,Latch 是电位控制器件,Register是时序控制器件。【解答视频序号:09250

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论