数电课程设计-数字电子钟的设计.doc

目录1、任务及要求.22、设计思路.23、电路图.44、脉冲电路.45、分频电路.56、秒、分显示电路.57、时显示电路.68、数字显示.69、整点亮灯.710、校时、校分.711、总结.812、元件列表.913、参考文献.10摘要： 这次课程设计采用的课题是数字电子钟的设计。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式始终相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，此次设计数字钟就是为了了解数字钟的原理，从而学会设计制作数字钟，并在设计数字钟的过程中进一步了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与实用方法。关键字：数字时钟、计数器、信号、进制一、设计的要求及参数 数字时钟是一种利用时序逻辑和组合逻辑技术实现时、分、秒计时的电子装置，与机械式时钟相比具有更高的准确性和直观性。要求采用中、小规模集成芯片设计制作一个数字时钟。其基本设计参数如下： 1. 完整的显示时、分、表；24时制，采用6个LED共阳数码管显示。 2. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。 3. 计时过程中具有报时功能，当时间到达任何整点前5秒进行发出灯光信号报时。 4. 标准秒脉冲采用1M晶振分频获得。设计的参考原理框图：译码驱动译码驱动时十位计数分频器电路分频器电路振荡器电路译码驱动译码驱动译码驱动译码驱动时个位计数分十位计数分十位计数秒十位计数秒十位计数校时电路校分电路二、设计思路 数字钟的设计可以分为5个单元电路来设计，分别为标准脉冲产生电路、分频电路、数码管显示电路、60进制计数器电路、24进制计数器电路这五个单元电路。首先要根据要求设计一个能产生标准脉冲的电路，即1M Hz的标准脉冲，然后再通过一系列的分频，最后产生一个1Hz的脉冲给后续的电路提供时钟信号。把计数器设计成六十进制、二十四进制分别用作秒、分、时的控制电路。将1Hz标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。这里用74LS163计数器，他是一个同步清零计数器。74LS163是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。 管脚图介绍： 时钟CP和四个数据输入端P0P3、清零/MR、使能CEP，CET、置数PE、数据输出端Q0Q3、以及进位输出TC. (TC=Q0Q1Q2Q3CET) 输 入 输 出 CR CPLD EPETD3 D2 D1 D0 Q3 Q2 Q1 Q0 0 x x x x x x x 0 0 0 0 1 0 x xDCBA D C BA 1 1 0 xx x x x Q3 Q2 Q1 Q0 1 1 x 0 x x x x Q3 Q2 Q1 Q0 1 1 1 1 x x x x 状态码加1 从74LS163功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS163输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS163还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS163可以组成16进制以下的任意进制分频器。把两个74LS163设计成十进制和六进制，然后再把他们进行级联，可以获得一个六十进制的计数器。 六进制计数器 十进制计数器 显示部分则是通过译码器和数码管来完成，由于要求的是采用共阳极数码管，所以得使用7447译码器配套使用，把译码器放在数码管和计数器之间则可以实现数字的正确显示。此外设计还要求其他的功能比如说可以校时，可以整点报时。校时功能可以通过人为的给计数器一个时钟脉冲信号，整点报时可以使用一系列的逻辑门来实现，让时钟在59分56、57、58、59秒的时候持续输出低电平。三、电路图 电路图是在protues软件下画的，同时也要求用protel画图。在protues下可以进行仿真实验，该电路图在仿真中可以满足设计的要求。图中五个按键可以进行累加校时，每一个按键对应一个数码管。当时间到达任何整点前5秒led灯进行发出灯光信号报时。四、各部分电路1、脉冲电路由石英晶体的电抗频率特性可知，当外加电压的频率f0时它的阻抗最小，所以把它接入多谢振荡器的正反馈环路中以后，频率为f0的电压信号最容易通过，并在电路中形成正反馈，而其他频率信号经过石英晶体时被衰减。因此，振荡器的工作频率也必然是f0。振荡频率只取决于石英晶体的固有谐振频率f0，而与RC无关。另外，石英晶体不但频率特性稳定，而且品质因数Q很高，有极好的选频特性。石英晶体的频率稳定度可达，可满足大多数数字系统对频率稳定度的要求。2、分频电路首先把74163的ENP、ENT、Load接高电平，再把74LS163计数器的Q0、Q3和与非门74LS00相连，输出接入计数器MR端口。由于该计数器是同步计数器，当计数器输出为1001（对应十进制数字9）时，MR可得到一个低电平信号，等到下一个时钟信号到来时，计数器输出则为0000（对应十进制数字0）。这时计数器就成了一个十进制的计数器了，再把六个这样的十进制计数器进行级联，把与非门的输出信号连接下一个计数器的CLK输入端，则可以把1M Hz的脉冲信号最终分成1Hz的信号。3、秒、分显示电路由分频电路可知怎样设计一个十进制电路，同理，如果把74LS163的Q2、Q0接到与非门中，即当计数器的输出为0101( 十进制为5），MR为高电平，下一个时钟脉冲到来时，计数器74LS163输出清零。如果把一个六进制电路和十进制电路级联，则可以变成一个六十进制的计数器。六进制对应的数码管为“秒”十位上的数，十进制对应的数码管为“秒”个位上的数。计数器74LS163的输出端和译码器74LS47Q0、Q1、Q2、Q3的输入端ABCD相连，74LS47是和共阳极数码管配套使用的集成块，得把BI、RBI、LT端接高电平，并且要在74LS47和数码管直接串联电阻。再把7447的输出管脚和共阳极数码管对应管脚相连，可以实现把二进制数据转换成十进制数字。由于分、秒都是60进制，所以他们再设计上相同。只需把“秒”十位上对应的计数器的清零信号同时给“分”个位对应的计数器的时钟信号端。4、 时显示电路由“时”显示电路于是二十四进制，所以和分、秒不一样。这里首先把十位上的数字设置成3进制（即0、1、2），把个位上的数字设置成十进制。三进制的设计和其他进制的设计一样，只需把计数器的Q1和与非门组合相连，输出端接入MR端。由于是二十四进制，所以当十位数字是2时（对应的计数器的输出端为0010），个位则只显示到3（对应的计数器的输出端为0011），个位计数器再有一个时钟信号时，“时”显示电路的个位、十位都清零，这样才能实现24进制。因此使用三端与非门把个位的Q1、Q2和十位的Q2连接，输出端与个位十进制清零端一起连接在与门，与门的输出端分别接入个位计数器的MR和十位的CLK端。这样当十位数字是2时，个位数字是3时，三端输出端为低电平，给个位计数器一个清理信号，个位清零。同时低电平也是十位计数器的时钟信号，十位加一，由于十位计数器是三进制的，所以十位则进位清零。此时个位、十位同时清零的，看上去是由23到00的变化，符合24进制。5、 数字显示 由于74LS47不能直接驱动数码管，所以在数码管和7447之间应该串联电阻。然后再把译码器和数码管对应的管脚相连即可。6、 整点亮灯整点前5秒发光二极管会亮。因此，必须满足59分，秒显示电路的十位数字是5，个位数字是5、6、7、8、9。因此灯亮的前提是：秒十位、分个位、分十位必须同时有低电平清零信号。把他们用一个三端或非门连起来，这样当秒十位、分个位、分十位必须同时有低电平时输出端就是一个高电平，作为灯亮的一个必要前提条件。然后在考虑秒个位，由于5是Q2、Q0为高电平；6是Q2、Q1为高电平；7是Q2、Q1、Q0为高电平；8是Q3为高电平；9是Q3、Q0为高电平。可以说Q2Q0、Q2Q1、Q3就依次代表5、6、7、8、9。所以Q2Q0、Q2Q1、Q3“或”在一起和之前的一个必要输出端“与”在一起，输出接入发光二极管的一端。因此在满足必要前提条件时，Q2Q0、Q2Q1、Q3满足任意一组为高电平灯就亮。最终结果为整点前5秒发光二极管会亮。7、 校时、校分只需把进位时钟信号电路的输出端再引出一根线和开关与大地相连。这样只要按一下按钮则给进位输出端一个低电平，从而达到进位的目的。总结：本学期的课程设计是我更进一步地熟悉了计数器这类芯片的结构及掌握了芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，老师对我们的要求也没有其他专业的高，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应该注意的问题。设计本身并不是有很重要的意义，而是对待问题是的态度和处理事情的能力。在这次实验中遇到了不少的问题针对不同的问题采取不同的解决方法，最终一一解决设计中遇到的问题。重要的不是设计结果，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意哪些要点。同时对普通计数器如何构成N进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。 学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。通过这次课程设计，我对数字电子技术的理论知识的理解更加深刻，对时序电路的设计步骤也更加熟悉，熟悉了仿真软件proteus的应用和protel的应用。在本次设计中，我还发现了一点问题，就是理论和实际并不是完全符合的。比如在初始时不是全部显示0，而是有的数码管显示0有的数码管显示1。 此外，本次课程设计比较仓促，只是完成了设计的基本功能，其拓展功能没有精力去深究，等到以后有时间再逐步完善该电路的拓展功能。由于时间短暂和本人能力有限，本电路的设计可能存在一定问题和缺陷，如有发现希望老师能够给予批评指正。元件列表元件名称参数个数计数器74LS1