N分频器分析与设计.doc

一、实验目的掌握74190/74191计数器的功能，设计可编程计数器和N分频器，设计(N-1/2)计数器、分频器。二、实验原理分频是对输入信号频率分频。1、CD4017逻辑功能Cp0Cp1RdQ9-Q1 CoXX10（ Q0=1）000每个时钟分别从Q0-Q9一个周期高电平信号1(Q0-Q4=1时)00每个时钟分别从Q0-Q9一个周期高电平信号0(Q5-Q9=1时)0X0保持X10保持2、74190/74191逻辑功能器件Cp1SLDU/DD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+174190(1)XX0XD3D2D1D0D3D2D1D074190(1)11XXXXXQ3nQ2nQ1nQ0n74190010XXXX8421BCD加计数74190011XXXX8421BCD减计数74191010XXXX四位二进制加计数74191011XXXX四位二进制减计数3、集成计数器级联当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。方法分为异步级联和同步级联。4、集成计数器的编程在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。可采用复位编程和置数编程两种。5、多片74190/74191计数器级联可根据具体计数需求和增减需求，选用74190或74191，选择不同功能、同步或异步设计等。6、74190/74191计数器编程由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。可根据需求设计N进制加法或减法计数器。N与译码逻辑功能如下。N23456LD(Q1n)(Q1nQ0n)(Q2n)(Q2nQ0n)(Q2nQ1n)7891011(Q2nQ1nQ0n)(Q3n)(Q3nQ0n)(Q3nQ1n)(Q3nQ1nQ0n)N1213141516LD(Q3nQ2n)(Q3nQ2nQ0n)(Q3nQ2nQ1n)(Q3nQ2nQ1nQ0n)17、74191组成(N-1/2)分频器电路如下图：计数器的两个循环中，一个循环在Cp的上升沿翻转；另一个是在Cp的下降沿翻转，使计数器的进制减少1/2，达到(N-1/2)分频。三、实验仪器1、直流稳压电源 1台2、信号发生器 1台3、数字万用表 1台4、实验箱 1台5、示波器 1台四、仿真过程1、按照CD4017和74191功能表验证其功能。2、74191组成可编程计数器(1)构成8421BCD十进制加法计数器，通过实验验证正确性，列出时序表。设计图如下仿真波形如下(2)构成8421BCD十进制减法计数器，通过实验验证正确性，列出时序表。设计图如下：仿真波形如下3、74190级联及编程(1)构成100进制8421BCD减法计数器，通过实验验证正确性，列出时序表。设计图如下(U8为高位，U10为低位)仿真波形如下(2)构成24进制8421BCD减法计数器，通过实验验证正确性，列出时序表。设计图如下仿真波形如下4、(N-1/2)分频器(1)构成5进制8421BCD减法计数器，通过实验验证正确性，列出时序表。设计图如下仿真波形如下(2)在上述5进制减法计数器，设计4又1/2分频器，f=100kHz作Cp，用双踪示波器观察记录Cp、Q0-Q3、QT和LD的波形。设计图如下：五、实验结果1、CD4017组成的7路7节拍的顺序脉冲触发器时序表Q6Q5Q4Q3Q2Q1Q0000000000000010000010000010000010000010000010000010000002、74191组成可编程计数器(1)十进制加法计数器的时序表0000000100100011010001010110011110001001（2）十进制减法计数器的时序表10011000011101100101010000110010000100003、（N-）分频（1）5进制减法计数器时序表01000011001000010000（2）4-分频器的、的工作波形六、注意事项1、在面包板上插入芯片时，注意芯片的型号与方向，不要把管脚折掉2、实验现象出现错误，可以用数字万用表的电压功能档进行检查3、74191的LD是异步置数4、用74191做减法计数器时，可以用到功能端七、实验心得与体会这次实验课，在用74191做十进制加法计数器时，由于我没有将输入端管脚接地，导致开始时数码管显示出错。一直检查连线也没发现错误，最后才知道要将输入端管脚接地，这个过程浪费了很多时间。另外一个比较棘手的问题是在用示波器观察波形时，波形一直无法稳定下来，在调节示波器上也花了很长的时间。虽然这次实