modelsim仿真详细过程.doc_第1页
modelsim仿真详细过程.doc_第2页
modelsim仿真详细过程.doc_第3页
modelsim仿真详细过程.doc_第4页
modelsim仿真详细过程.doc_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

由于我们只需要了解仿真的完整过程，所以不需要自己写源文件和测试文件（也称为testbench）。一下就是简单的源文件和测试文件（亲自测试过）。/源文件module compare(equal,a,b); input a,b; output equal; assign equal=(a=b)?1:0;endmodule/测试文件timescale 1ns/1nsinclude./compare.vmodule comparetest; reg a,b; wire equal; initial begin a=0; b=0; #100 a=0;b=1; #100 a=1;b=1; #100 a=1;b=0; #100 $stop;endcompare compare1(.equal(equal),.a(a),.b(b);endmodule有了源文件和测试文件下面就开始用modelsim进行仿真了。步骤一：新建工程和.v文件（也就是源文件和测试文件）打开modelsim软件，点击file，选择newproject 然后就会弹出下面窗口：然后在project name那一栏写上工程名（随便去，一般是字母），在project location选择工程路径（路径最好没有中文，听说的），然后点OK。进入下个界面：然后点击小框里面的“create new file”.弹出界面：在file name中写下源文件名，由于这是比较两数的大小，我取为：compare。在“add file as type”中选择verilog，点OK，然后有：双击compare.v文件会弹出编译窗口：复制上面源文件代码，粘贴到上图右边窗口里面。然后点击保存图标，然后再新建测试文件。点击下图的新建文件图标。过程如同上。你会看见下图的两个.v文件。步骤二：编译文件在添加文件在已建的工程后，两个文件的status都是问号，编译后就变成勾。具体步骤为：点击compile all图标就可以了。步骤三：仿真，添加波形选中compare.v文件，点击仿真图标如下图：接着会弹出界面：选中comparetest，点击OK，有：选中compare1 右击鼠标，选择add，继续选择To Wave.,我用的是10.0a版
人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论