数字电路第4章组合逻辑电路.ppt

第四章组合逻辑电路,4.1组合逻辑电路的特点是：电路在任何时刻产生的稳定的输出信号，仅取决于该时刻的输入信号。而与输入信号作用前电路原来的状态无关。,本章的重点：一是掌握常用的组合逻辑电路的逻辑功能、电路结构及其应用；二是掌握组合逻辑电路的分析与设计方法,4.2组合逻辑电路的分析与设计,1.由给定的逻辑图逐级写出逻辑关系表达式。,分析步骤：,2.用逻辑代数或卡诺图对逻辑代数进行化简。,3.列出输入输出状态表并得出结论。,4.2.1组合逻辑电路的分析方法,例1：分析下图的逻辑功能。,真值表,特点：输入相同为“1”；输入不同为“0”。,同或门,例2：分析下图的逻辑功能。,真值表,特点：输入相同为“0”；输入不同为“1”。,异或门,例3：分析下图的逻辑功能。,被封锁,1,0,1,0,被封锁,1,特点：M=1时选通A路信号；M=0时选通B路信号。,选通电路,任务要求,最简单的逻辑电路,一.进行逻辑抽象,设计步骤：,用逻辑函数来描述某一事物的因果关系。,逻辑抽象又分如下几步：,4.2.2组合逻辑电路的设计,1.分析事件的因果关系，确定输入变量和输出变量。,通常把引起事件的原因定为输入变量，而把事件的结果作为输出变量。,2.定义逻辑状态的含义逻辑赋值。,以二值逻辑的0和1两种状态分别代表输入变量和输出变量的两种不同状态。,3.根据给定的因果关系列出逻辑真值表。,二、写出逻辑表达式,为便于对逻辑函数进行化简和变换，需要把真值表转换为对应的逻辑函数式。,三、选定器件的类型,为了产生所需要的逻辑函数，既可以用小规模集成门电路组成相应的逻辑电路，也可以用中规模常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。,四、将逻辑函数化简或变换成适当的形式,在使用小规模集成门电路进行设计时，为获得最简单的设计结果，需将函数式化成最简形式。,在使用中规模芯片设计时，需要把函数式变换为与芯片表达式相应的形式，以便使用最少的器件和最简单的连线接成所要求的逻辑电路。,用可编程器件设计的方法将在后面讲叙。,五、根据化简或变换后的表达式，画出逻辑电路至此，原理性设计已经完成。,六、工艺设计,为了把逻辑电路实现为具体的电路装置，还要作一系列的工艺设计工作。如抗干扰问题、带负载问题、电源、面板、机箱设计等问题。,例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1.首先指明逻辑符号取“0”、“1”的含义。,2.根据题意列出真值表。,真值表,三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。,真值表,3.画出卡诺图，并用卡诺图化简：,4.根据逻辑表达式画出逻辑图。,(1)若用与或门实现,(2)若用与非门实现,4.3常用组合逻辑功能器件,编码完成代码与某一系列的数字或事物产生一一对应关系的过程4.3.1编码器执行编码功能的电路,在二值逻辑电路中，信号都是以高、低电平的形式给出的。因此，编码器的逻辑功能就是把输入的每一个高、低电平信号编程一组二进制代码。,一、普通编码器,目前经常使用的编码器有普通编码器和优先编码器两类。,在普通编码器中，任何时刻只允许输入一个待编码的信号，否则输出将发生混乱。,n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。,二进制编码器,二进制编码器的作用：将一系列信号状态编制成二进制代码。,例：用与非门组成三位二进制编码器。,-八线-三线编码器,设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。,真值表,8-3编码器逻辑图,二.优先编码器,在前面介绍的编码器存在这样一个问题:当输入信号同时有两个或两个以上有效时,输出将发生混乱。在数字系统中，特别是在计算机系统中，常常要控制多个对象，如打印机，磁盘驱动器，输入键盘等。,当某个时刻有两个以上设备请求服务时，主机必须能按事先安排好的次序予以响应，这对每个外设而言就有一个优先级别的问题。能够对多个输入信号进行排队的编码器就是优先编码器。,2.集成电路编码器74147和74148均有TTL和CMOS的定型产品。,1）.8线-3线优先编码器74148,该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能EI，(s)，输出使能EO（ys)和优先编码工作状态标志GS（yex，）。,74148功能表：,例4.3.1用两片74148组成16位输入、4位二进制码输出的优先编码器，将A0A1516个低电平输入编为0000111116个4位二进制代码。A15优先权最高。,3、二-十进制优先编码器,二-十进制编码器的作用：将十个状态（对应于十进制的十个数）编制成BCD码。,十个输入,四位,列出状态表如下：,状态表,图4.3.5二十进制优先编码器74LS147的逻辑图,4.3.2译码器/数据分配器,译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辩别，并转换成控制信号。具有译码功能的逻辑电路称为译码器。,译码器可分为两种类型：唯一地址译码器，代码变换器。,一、.唯一地址译码器：将一系列代码转换成与之一一对应的有效信号，亦称为二进制译码器。,二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入,一组二进制代码,译码器的输出,一组高低电平信号,二进制译码器的一般结构,2-4线译码器74LS139的内部线路,74LS139的功能表,“”表示低电平有效。,74LS139管脚图,一片139种含两个2-4译码器,图4.3.7用二极管与门阵列组成的3线8线译码器,用与非门组成的3线8线译码器74LS138,74LS138功能表：,允许译码条件下，各输出逻辑式为：,是A2A1A0三个变量的全部最小项的译码输出,利用3-8线译码器可以很方便的实现逻辑函数,管脚图,地,组件：3-8线译码器,例.用一个3-8线译码器实现函数：,解：,二、.二-十进制译码器(7442)这种译码器应有4个输入端,10个输出端。它把00001001十组输入信号译成对应的十个输出。功能表和逻辑图见书P178。,*数据分配器实现数据分配功能的逻辑电路称为数据分配器。数据分配将一个数据源来的数据根据需要送到多个不同的通道上去。,3/8译码器作为数据分配器,当G2A为1时该芯片没选中所有输出为1，Y2亦为1；当G2A为0时，芯片选中，由于ABC=010，Y2=0，实现了数据分配。,三、显示译码器（代码变换器）,二-十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,1、七段字符显示器件,常用的七段显示器可由7个条状的LED（LightEmittingDiode）或LCD（LiquidCrystalDisplay）做成。,1）、LED七段字符显示器的原理简介,发光二极管使用的材料与普通的硅二极管和锗二极管不同，有磷砷化镓、磷化镓、砷化镓等几种，而且半导体中的杂质浓度很高。当外加正向电压时，大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁到价带，把多余的能量以光的形式释放出来，便发出一定波长的可见光。,磷砷化镓发光二极管发出的光线波长与磷和砷的比例有关，含磷的比例越大波长越短，同时发光的效率也随之降低。常用的LED发出光线的波长大约在6500左右，呈橙红色。,在BS201等一些数码管中还在右下角增设了一个小数点，形成所谓八段数码管，如图所示。LED数码管在连接上有共阴极和共阳极两种，BS201是属于共阴极的，如下图（a）所示。,LED的特点：优点：工作电压低、体积小、寿命长、响应时间短（小于0.1s）、亮度较高等；缺点：工作电流较大（10mA/段）。,2）.LCD七段显示器原理简介,液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响，LCD字符显示器就是利用这一特性来做的。,在没有外加电场的情况下，液晶分子按一特定取向整齐地排列着，如图（a）所示。这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。,在电极上加电压以后，液晶分子因电离而产生正离子，这些正离子在电场的作用下运动并碰撞其他液晶分子，破坏了液晶分子的整齐排列，使液晶呈现混浊状态，如图（b）所示。这时射入的光线散射后仅有少量反射回来，故显示器呈暗灰色。这种现象称为散射效应。外加电场消失后，液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成8字形，则只要选择不同的电极组合并加以正电压，就能显示出各种字符来。,为了使离子撞击液晶分子的过程不断进行，通常在液晶显示器的两个电极上加以数十至数百周的交变电压。对交变电压的控制可以用异或门实现，如图（a）所示。,最大的优点：功耗小（1mW/cm2）,2.BCD七段显示译码器,半导体数码管和液晶显示器都可以用TTL或CMOS集成电路直接驱动。,BCD七段显示译码器的作用就是要将输入的BCD代码译成数码管所需要的驱动信号，以便数码管用十进制数字显示出BCD代码所表示的数字。,假设以A3A2A1A0表示显示译码器的输入BCD代码，以YaYbYcYdYeYfYg表示输出的7位二进制代码，并规定用1表示数码管中字段的点亮状态，用0表示字段的熄灭状态。则根据显示字形的要求可列出如下真值表。,由表可看到，这里与每一个输入代码对应的输出不是一根输出线上的高低电平，而是一组7位代码，所以它已不是普通的译码器，叫代码变换器更确切。,图4.3.15BCD七段显示译码器7448的逻辑图,BCD七段显示译码器7448的逻辑功能表,下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。,4、试灯输入LT当LT=0时，BI/RBO是输出端，且RBO=1，此时无论其他输入端是什么状态，所有各段输出均为1，显示8。用于检测芯片的好坏。,图4.3.19有灭零控制的8位数码显示系统,图4.3.177448的输入、输出电路（a）端（b）输入端（c）输出端,图4.3.18用7448驱动BS201的连接方法,由7448的输出电路可以看出，当输出管截止，输出为高电平时，流过发光二极管的电流是由VCC和内部2K上拉电阻提供的。当VCC=5V时，电流为2mA左右。,如果数码管需要的电流大于这个值时，则应在外再并接适当电阻。,4.3.3数据选择器,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,一位数据选择器：从n个一位数据中选择一个数据。m位数据选择器：从n个m位数据中选择一个数据。,控制信号,四二选一选择器,n=2,m=4,四选一集成数据选择器74LS153,功能表,例：用一片74LS153组成8选1:A2=0:(1)工作；A2=1:(2)工作。,八选一集成数据选择器74LS151,例：用两片74LS151构成十六选一数据选择器,D0D7,=0,D8D15,4.3.3+利用中规模组件设计组合电路,中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。,用中规模组件设计逻辑电路，可以减少连线、提高可靠性。,下面介绍用选择器和译码器设计组合逻辑电路的方法。,一、用数据选择器设计逻辑电路,四选一选择器功能表,类似三变量函数的表达式！,例：利用四选一选择器实现如下逻辑函数。,与四选一选择器输出的逻辑式比较,可以令：,变换,接线图,2.用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。,3.设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端(实现n+1个变量的函数）。,用数据选择器设计逻辑电路小结,1.若要产生单输出逻辑函数时,可先考虑数据选择器。,二、用译码器设计多输出逻辑电路,从功能表可知：,例：用2-4线译码器产生一组多输出函数。,参考上页的逻辑式,可知,接线图,n-2n线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。,用译码器设计多输出计逻辑电路小结,若要产生多输出逻辑函数时,使用译码器+门电路较有利。,设计方法（步骤）总结：,1.由功能确定输入、输出量，写出逻辑式。,2.把要用的逻辑组件的逻辑函数式变换成与所求逻辑式相类似的形式：,若两者形式上完全相同，则该种组件效果最好。,若组件函数式更丰富，则可将多出的输入变量和乘积项适当处理，也可以较方便地得到所需要的逻辑式。,若组件的函数式仅是所要产生的逻辑式的一部分，可以通过扩展方法得到所需逻辑式。,扩展方法,用使能端或其它输入端扩展，适当加其他门；,采用多片组件进行适当连接。,3.接线，画出逻辑图。,用3线-8线译码器74HC138和门电路设计一个能产生如下多输出逻辑函数的逻辑电路。,解：F1=A（B+B)C=ABC+ABC=m7+m5=(m7m5),F2=ABC+ABC+(A+A)BC=ABC+ABC+ABC+ABC=(m1+m3+m4+m7)=(m1m3m4m7),F3=(A+A)BC+ABC=ABC+ABC+ABC=(m0m3m7),4.3.4加法器,举例：A=1101,B=1001，计算A+B。,加法运算的基本规则：,(1)逢二进一。,(2)最低位是两个数最低位的叠加，不需考虑进位。,(3)其余各位都是三个数相加，包括加数被、加数和低位来的进位。,(4)任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,一、半加器,半加运算不考虑从低位来的进位。设：A-加数；B-被加数；S-本位和；C-进位。,真值表,逻辑图,逻辑符号,二、全加器：,an-加数；bn-被加数；cn-1-低位的进位；sn-本位和；cn-进位。,真值表,半加和：,所以，全加和：,逻辑图,逻辑符号,半加进位：C=anbn,三、多位数加法器,1.串行进位加法器若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以采用一片内含4个全加器的集成电路组成，其原理图如下图所示。,每一位的进位信号送给下一位作输入信号，因此，任一位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。,串行进位的特点是电路简单，运算速度不高。2、超前进位（并行进位）加法：每位的进位只须由加数和被加数即可判断，与低位的进位无关，从而各位的运算可同时进行。（CarryLookahead）,由全加器真值表可得：,由以上右式可得各进位位的分步式：,C0=G0+P0C-1C1=G1+P1G0+P1P0C-1C2=G2+P2G1+P2P1G0+P2P1P0C-1C3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C-1,可见进位信号只与变量Gi、Pi和C-1有关，而C-1是向最低位的进位，其值为0，所以各位进位信号是可以并行产生的。,当Ai=Bi=1时，Gi=1，Ci=1，即产生进位，所以Gi称为产生变量。若Pi=1，则AiBi=0，Ci=Ci-1，即Pi=1时，低位的进位能传送到高位的进位输出端，故Pi称为传送变量。这两个变量都与进位信号无关。,根据超前进位概念构成的集成4位加法器74LS283的逻辑图见P196。,多位数的超前进位加法器是并行产生的,大大提高了运算速度。但随着位数的增加，逻辑电路越来越复杂。为了解决这一矛盾，设计出了专用的超前进位产生器，用多个超前进位产生器和加法器（或算术逻辑电路）可扩充位数而又不使电路太复杂。超前进位产生器74182的逻辑图和引脚图略。,逻辑符号如下：,三、用加法器设计组合逻辑电路,如果要产生的函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则用加法器来实现较方便。,例4.3.7设计一个代码转换电路，将8421BCD码转换成余三码。,解：以8421码DCBA作输入，余三码Y3Y2Y1Y0作输出。又8421码加3即得余三码，所以可得表达式：,Y3Y2Y1Y0=DCBA+0011,4.3.4+减法运算,减法运算可采用减法器实现。半减器和全减器的运算规律：,半减器真值表,全减器真值表,4.3.5数字比较器,比较器的分类：,（1）仅比较两个数是否相等。,（2）除比较两个数是否相等外，还要比较两个数的大小。,第一类的逻辑功能较简单，下面重点介绍第二类比较器。,一、一位数值比较器,功能表,逻辑图,逻辑符号,A、B两个多位数的比较：,两个本位数,低位的比较结果,比较结果向高位输出,二、多位数值比较器,每个比较环节的功能表,四位数码比较器的真值表,a3b3100,a3=b3a2=b2a1=b1a0=b0010,a3=b3a2=b2a1=b1a0b0100,a3=b3a2=b2a1b1100,a3=b3a2b2100,a3b3001,根据比较规则，可得到四位数码比较器逻辑式：,Y（A=B）:,Y（ABAC，则A最大；若ABAC，则A最小。,可以用两片74LS85实现。,A=B=C,A最大,A最小,4.4.1竞争-冒险现象及其成因,4.4组合逻辑电路中的竞争-冒险现象,前面讨论逻辑电路的分析和设计时，为简便起见，均是在输入、输出处于稳定的逻辑电平下进行的，而且也没有考虑门电路的传输延时。本节就专门来研究在逻辑电路中，由于门电路的传输延时和输入信号逻辑电平发生变化的瞬间电路的工作情况。,先看两个最简单的例子。在图4.4.1（a）所示的与门电路中，稳态下无论A=1、B=0还是A=0、B=1，输出皆为Y=0。但是在输入信号A从1跳变为0时，如果B从0跳变为1，而且B首先上升到1，这样在极短的时间内将出现A、B同时为1的状态，于是就会在门电路的输出端产生极窄的Y=1的尖峰脉冲，或称为电压毛刺。显然，这个尖峰脉冲不符合门电路的稳态下的逻辑功能，因而它是系统内部的一种噪声。,图4.4.1由于竞争而产生的尖峰脉冲,同样，在图4.4.1（b）所示的或门电路中，也存在这一现象。,竞争门电路中有两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。,在逻辑电路中，有竞争现象不一定都会产生尖峰脉冲。,例如，在图4.4.1（a）所示的与门电路中，如果A从1跳变为0先于B从0跳变为1，则不会在输出端产生尖峰脉冲。,如果图4.4.1所示的与门和或门是复杂数字系统中的两个门电路，而且A、B又是经过不同的传输途径到达的，那么在设计时往往