深入详解逻辑门电路.ppt

1,逻辑门电路,1基本逻辑门电路,2TTL逻辑门电路,3CMOS门电路,4TTL电路与CMOS电路的接口,5ECL电路,2,概述,1.门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。,按工艺：双极型TTL、MOS型COMS,按逻辑功能：与、或、非、与非等,按输出结构：推拉式、OC门、三态门,按集成度,2.分类,小规模集成电路SSI,中规模集成电路MSI,大规模集成电路LSI,超大规模集成电路VLSI,小规模集成电路(SSI-SmallScaleIntegration)，每片组件内包含10100个元件(或1020个等效门)。中规模集成电路(MSI-MediumScaleIntegration)，每片组件内含1001000个元件(或20100个等效门)。大规模集成电路(LSI-LargeScaleIntegration)，每片组件内含1000100000个元件(或1001000个等效门)。超大规模集成电路(VLSI-VeryLargeScaleIntegration)，每片组件内含100000个元件(或1000个以上等效门)。,3,在数字电路中，用高、低电平分别表示逻辑代数中的1、0,获得高、低电平的基本方法：,S用二极管或三极管或场效应管来实现控制管子工作在截止和导通状态，它们就可起到图中S的作用,4,若以高电平表示1，低电平表示0，则称正逻辑,若以高电平表示0，低电平表示1，则称负逻辑,本书采用正逻辑,只要能判断高低电平即可,高电平下限,低电平上限,5,2.1基本逻辑门电路,2.1.1二极管的开关特性,外加正向电压时，D导通；UD=0，相当于一个闭合的开关。,外加反向电压时，D截止；I反=0，相当于一个断开的开关。,二极管具有单向导电性，在数字电路中表现为一个受外电压控制的开关。,6,2.1.2二极管与门,设：VIL=0V，VIH=3V，二极管正向压降忽略不计,分析可得：,若定义1表示高电平，0表示低电平，则得真值表：,结论：该电路实现了与的关系，为与门,7,2.1.3二极管或门,分析可得：,若定义1表示高电平，0表示低电平，则得真值表：,设：VIL=0V，VIH=3V，二极管正向压降忽略不计,结论：该电路实现了或的关系，为或门,8,2.1.4三极管的开关特性,1.三极管开关电路,只要参数配合得当，可做到：当vI为低电平时，三极管工作在截止状态，输出为高电平；当vI为高电平，三极管工作在饱和状态，输出为低电平。,当vI=VIL(VIL=-1V)时，vBEIBS时，三极管为饱和状态；发射结饱和压降VCES=0.10.3V,注：当VCE=VBE时，三极管为临界饱和导通；,集电极临界饱和导通电流ICSVCC/RC,基极临界饱和导通电流IBS=ICS/=VCC/(RC),11,总结：当vIVON时，三极管处于放大状态；当vI增加到使iBIBS时，三极管处于饱和状态。,当vI=VIL时，三极管截止，iC0，相当于开关断开，vOVCC；当vI=VIH时，三极管饱和，uCE0，相当于开关闭合，vO0；,12,2.三极管的开关时间,快,慢,从截止到饱和导通所需的时间称为开启时间ton,从饱和导通到截止所需时间称为关闭时间toff,输出vO落后于输入vI,发射区变窄、基区建立电荷所需要的时间。,清除三级管内存电荷所需要的时间。,13,2.1.5三极管非门电路,实际应用中，接R2和VEE，使T可靠截止。,A为低电平（0），T截止，Y为高电平（1）A为高电平（1），T导通，Y为低电平（0）实现了非门的关系又称反相器。,14,1.体积大、工作不可靠。,2.需要不同电源。,3.各种门的输入、输出电平不匹配。,分立元件门电路的缺点,4.带负载能力差。,与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路等。,15,2.2.1TTL与非门的基本结构和工作基本原理,2.2TTL逻辑门电路,一、基本结构,输入级,倒相级,输出级,16,典型的TTL与非门电路(a)电路原理图；(b)多射极晶体管的等效电路,17,1.任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,二、工作原理,18,1.任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.6V高电平！,19,2.输入全为高电平（3.6V）时,电位被嵌在2.1V,全反偏,1V,1.4V,20,2.输入全为高电平（3.6V）时,全反偏,uF=0.3V,21,一、电压传输特性（输入电压与输出电压的关系曲线）,2.2.2TTL与非门的电压传输特性及抗干扰能力,22,传输特性曲线,输出高电平,输出低电平,理想的传输特性,阈值UT=1.4V,23,二、主要参数,1）输出高电平UOH、输出低电平UOL,UOH,UOL,UOH2.4VUOL0.4V便认为合格。,典型值UOH=3.6VUOL=0.3V,(3.6V),(0.3V),2）输入高电平UIH,UIH,输入低电平UIL,UIL,典型值UIH=3.6VUIL=0.3V,开门电平Uon=UIH（min）,Uon,关门电平Uoff=UIL（max）,Uoff,典型值Uon=1.8VUoff=0.8V,24,3）阈值电压UT,uiUT时，认为ui是高电平。,UT=1.4V,阈值UT=1.4V,T5输出管由截止转为导通(输出高电平转为低电平)时所对应的输入电压,25,4）抗干扰能力（输入噪声容限）,低电平噪声容限：UNL=Uoff-UIL,UNL,高电平噪声容限：UNH=UIH-Uon,UNH,用来说明门电路抗干扰能力,26,一、输入特性（输入端的伏安特性）,1.vI=VIL=0.3V时,负号表示输入电流流出门.,2.2.3TTL与非门的输入特性、输出特性和带负载能力,vI=0V时,输入短路电流,27,2.vI=VIH=3.6V时,28,4.输入端悬空相当于接高电平,输入端悬空时，VCC通过R1加在T1集电结、T2、T5发射结上，使T2、T5导通，输出低电平。故相当于输入端接高电平。,3.输入端伏安特性曲线,结论：当输入为低电平时，输入电流流出门，大小为1.4mA；当输入为高电平时，输入电流流进门，很小40A。,iI/mA,0.5,1.0,1.5,2.0,-0.5,-1.0,-1.5,-2.0,-0.5,-1.0,vI/V,40uA,29,二、输出特性（输出电压随负载电流的变化情况）,1.高电平输出特性,输出高电平时，T4导通，T5截止,电流流出门：拉电流,从图上看，负载电流为10mA时,电平下降不多，但考虑到功耗，实际使用时负载电流不能超过0.4mA,RL|iL|vR4VOH,30,2.低电平输出特性,RLiLT5饱和程度vCE5VOL,输出低电平时，T4截止，T5饱和,电流流进门：灌电流,为了保证输出为低电平，实际使用时灌电流不能超过16mA,31,三、带负载能力,1.前后级之间电流的联系,32,前级输出为高电平时,前级,后级,前级流出电流IOH（拉电流）,33,前级输出为低电平时,前级,后级,流入前级的电流IOL(灌电流),34,关于电流的技术参数,35,2.扇出系数,驱动同类门的最大数目。,前级输出为高电平时,输出高电平时，前级流出的电流（拉电流）,36,前级,前级输出为低电平时,输出低电平时，流入前级的电流（灌电流）,37,输出低电平时的扇出系数：,一般与非门的扇出系数为10。,由于IOL、IOH的限制，每个门电路输出端所带同类门电路的个数，称为扇出系数。,输出高电平时的扇出系数：,取NOH和NOL中小的一个。,38,四、输入端负载特性（输入端通过电阻R接地）,输入端“1”,“0”？,39,R较小时,R较小时，uiVGS(th)N+|VGS(th)P|,T1导通,T2截止,vO=VOHVDD,一、电路结构,T1为PMOS管，T2为NMOS管,1.vI=vIL=0V时,0V,63,2.vI=VIH=VDD时,T1截止,T2导通,vO=VOL0V,可见实现“非”的逻辑关系,T1、T2一个截止一个导通，具有互补性，故称CMOS电路。,64,2.3.2CMOS与非门,T1、T2构成反相器；T3、T4构成反相器将T1、T3并联，T2、T4串联,只要A、B中有一个为低电平，则T2、T4有一个截止，T1、T3有一个导通，输出高电平。,只有A、B均为高电平，则T2、T4均导通，T1、T3均截止，输出低电平。,工作原理：,65,T1、T2构成反相器；T3、T4构成反相器将T1、T3串联，T2、T4并联,只要A、B中有一个为高电平，则T2、T4有一个导通，T1、T3有一个截止，输出低电平。,只有A、B均为低电平，则T2、T4均截止，T1、T3均导通，输出高电平。,利用与非门、或非门和反相器又可组成与门、或门、与或非门等,工作原理：,2.3.3CMOS或非门,66,2.3.4CMOS三态输出的门电路,电路结构与符号,67,2.3.5CMOS传输门（也称双向模拟开关）,当C=1时，模拟开关导通，信号可在双向输入端间通过；当C=0时，模拟开关截止，输入和输出之间断开。,68,2.3.6CMOS集成电路的各种系列,二、双极性CMOS系列,1.缩小尺寸,2.减小电容,1.逻辑部分采用CMOS结构,2.输出部分采用双极性三极管,一、高速CMOS系列（54HC/74HC系列）,改进措施：,改进措施：,54HC/74HC系列与54LS/74LS系列速度相当，使用+5V电源,兼有功耗低，输出电阻小的优点,2.3.7低电压CMOS系列（自学）,69,CMOS电路的优点：,静态功耗小，每个门的功耗低至1W，仅为TTL的1/1000。允许电源电压范围宽。VDD相对的范围达318V。扇出系数大（N50），驱动能力强。抗干扰能力强：CMOS电路的噪声容限为40%UDD。集成度高，工作频率范围宽。温度稳定性好，可达-40+85，接近于TTL中54军品系列。,1.焊接时，电烙铁外壳应接地。2.器件插入或拔出插座时，所有电压均需除去。3.不用的输入端应根据逻辑要求或接电源UDD(与非门)，或接地(或非门)，或与其它输入端连接。4.注意与TTL电路连接时的匹配问题。,CMOS电路使用注意事项,70,2.4TTL电路与CMOS门电路的接口,不同类型的集成电路因其输入、输出电平、负载能力等参数不同，互相连接时需要合适的接口电路。,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流。,71,72,2.4.1TTL电路驱动CMOS电路,CMOS电路的电源电压为5V时，在TTL输出端接一上拉电阻即可。,CMOS电路和TTL电路的电源电压不同时，需使用TTL的OC门，并在TTL输出端接一上拉电阻。,示意电路图参考教材P70。,73,2.4.2CMOS电路驱动TTL电路,CMOS电路和TTL电路的电源电压不同时，需采用CMOS缓冲器/转换器做接口电路进行电平转换。,还需要考虑驱动电流的