模拟电子设计课程设计.docVIP

目录一、 设计任务和基本要求.3二、 设计方案.3三、 电路设计.31、 秒信号发生器32、 时、分、秒计数器设计43、 译码显示电路54、 校时电路6四、 元件及工具清单.7五、 故障分析.10六、 心得体会.10一、 设计任务和基本要求用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下： 、采用LED显示累计时间“时”、“分”、“秒”。 、具有校时功能。二、 设计方案数字电子钟的原理方框图如图5.7.1 。该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过六位LED七段显示器显示出来。校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。 译 码时计数/24进制 译 码 分计数/60进制 译 码 秒计数/60进制 晶体振荡器 分频器 校时电路分信号时信号32768Hz图.数字电子钟系统框图三、 电路设计1、 秒信号发生器秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生的脉冲经过整形、分频获得1HZ的秒脉冲。常用的典型电路如图5.7.2所示。CD4060是14位二进制计数器。它内部有14级二分频器，有两个反相器。CP1(11脚）、CP0(10脚)分别为时钟输入、输出端，即内部反相器G1的输入、输出端。图中R位反馈电阻（10兆欧100兆欧），目的是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，取5/30pF，C2是温度特性校正用电容，一般取2050pF。内部反相器G2起整形作用，且提高带负载能力。石英晶体采用32768HZ晶振，若要得到1HZ的脉冲，则需经过15级二分频器完成。14级2分频DCPQQCD4060CD40132Hz32768Hz1MW10KW100pf100pf32768Hz10118123CP1CP0GNDCrQ132151Hz 图.秒信号发生器由于CD4060只能实现14级分频，故必须外加一级分频器，可采用CD4013双D触发器完成。、秒、分、时计数器设计 秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器CD4029。虽然CD4029没有清零端，但它有“置数”功能，当“置数”端PE=1时，接在置数输入端的数据立即被置到计数器输出端上。所以通过“反馈置数法”可实现任意进制的计数器。（1）60进制计数器由CD4029构成的60进制计数器如图5.7.3所示。首先将两片CD4029设置成十进制加法计数器，例如，将“B/D”接低电平，将 “U/D”接高电平。将第一片CD4029计数器的进位输出CO连到第二片CD4029计数器的进位输入CI，这样两片计数器最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈置零”的方法实现。由于CD4029属于异步置树，故当计数器输出CD4029Q3Q2Q1 Q0B/DU/DPEJ3 J0COCICP5VCD4029Q3Q2Q1 Q0B/DU/DPEJ3 J0COCICP5V秒脉冲分脉冲 0 1 1 0 0 0 0 0CD4081 图.进制计数器“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。图5.7.3电路，可作为秒、分、计数器。（2）24进制计数器同理当个位计数状态为“Q3Q2Q1Q0=0100”,十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。通过把个位Q2、十位Q1相与后的信号送到个位、十位计数器的置数端PE，使计数器复零，从而构成24进制计数器，如图5.7.4所示。CD4029Q3Q2Q1 Q0B/DU/DPEJ3 J0COCICP5VCD4029Q3Q2Q1 Q0B/DU/DPEJ3 J0COCICP5V CD4081 时脉冲图5.7.4 24进制计数器、 译码显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有。74LS47是BCD-7段译码器/驱动器，其输出是OC输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS47和LED七段共阳数码管组成的一位数码显示电路如图5.7.5所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应的七段译码器的输入端，便可进行不同数字的显示。在译码器输出与数码管的R为限流电阻。 abcdef fg译码器D C B AQ3Q2Q1Q0COMabcdefgDP360W 图5.7.5 译码显示器4、 校时电路数字钟启动后，每当数字钟显示与实际时间不符时，需要根据标准时间进行校时。简单有效的校时电路如图5.7.6所示。校“秒”时，采用等待校时。当进行等待校时时，将琴键开关K1按下，此时门电路G1被封锁，秒信号进入不到“秒计数器”中，此时暂停秒计时。当数字钟显示值与标准时间秒数值相同时，立即松开K1,数字钟秒显示与标准时间秒计时同步运行，完成秒校时。24进制计数器 （时）60进制计数器 （分）60进制计数器 （秒）5V5V5V10KW10KW10KW秒信号 (1Hz)秒信号分信号时信号CPCPCPK3K2K1CD4011 图5.7.6 秒、分、时“校时”电路校“分”、“时”的原理比较简单，采用加速校时。例如分校时使用G2、G3、G4三与非门，当进行分校时时，按下琴键开关，由于门输出高电平，秒脉冲信号直接通过、门电路被送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准数值相符时，松开即可。当松开时，门电路封锁秒脉冲，输出高电平，门电路接受来自秒计数器的输出进位信号，使分计数器正常工作。同理，“时”校时电路与“分”校时电路工作原理完全相同。四、元件及工具清单元件清单：集成元件：CC40296 、74LS47 6、LED共阳显示器6、CC4011 2、CC4081 1、CD4060 1、CD4013 1电阻：360W 6、1M W 1、10KW 4电容：100pf 2晶体：32768Hz 1面包板1工具清单：镊子、剪刀、剥线钳、尖嘴钳、表线、工具盒。四、 有关元件资料1、CD406014级串行二进制计数器/分频器和振荡器VDD1615Q10Q81413Q91211109CrCP1CP0CP012Q11345678CD4060Q12Q13Q6Q5Q7Q4GND说明：Q4 Q1310个输出端Q13214分频Q12213分频Cr清零端（高电平有效）2、CD4013双D主从触发器RSDCPQn+100000011100011VDD142Q2Q13122CP1110982R2D2S121Q34567CD40131Q1CP1R1D1SGNDQQSRDCP3、CD4029二/十、加/减、可预制的CMOS计数器VDDCPQ2J2B/DU/DQ1J116151413121110912PE345678CD4029Q3J3J0CIQ0COCOGND不能计数1CI允许计数0进位输入允许置数1PE不能置数0预置加法1U/D减法0加/减二进制计数1B/D十进制计数0二进制/十进制功能状态输入4、CD4081与门VDD1413121110981234567GND五、故障分析（1）在检测显示器是否正常示数时，发现秒显示器的“0”、“8”显示不正常，经检查发现是连线错误所致，修正连线后显示正常。（2）在接通15V直流电压后，发现时，分，秒均有示数，但不走。检查电路后发现没有错误。猜测是脉冲不稳。将振荡器拔出，重新认真插入，发现显示器正常示数了。问题解决。（3）在接通实验室15V电源时，发现显示器不亮。按压各元件，观察是否接实时发现，某个74SL147元件发烫，将其他74LS147元件换到该地方时，发现示数正常。所以，分析是该元件已损坏。更换新的74LS147之后，发现示数正常。问题得到解决。六、心得体会通过这次课程设计，我的动手实践能力得到了锻炼，团队合作意识和能力得到了加强，对与之相关的课本知识加深了认识。在进行实验时我们是按照绘制实验系统连线图、连接实验、调试运行、错误修改的步骤实施的。系统原理图的绘制很重要，在画图之前我们先画了几张草图，并且参考了其他组的经验，把握好系统各个元件的总体布局。在绘制系统图尤其是连线图时，需要对连接线路进行合理的规划，应使图纸尽可能整洁，连线能够求出的辨别出来，布线要合理，否则连线混乱，极易造成接线错误，造成电路故障。在进行线路连接时，我们把整个系统换分为数个小的子系统，子系统内元件线路连接的相似性都比较高，也易于完成。首先我们对各个子系统内部的元件线路进行了连接，在子系统的接线任务完成后，我们将各个子系统进行整合，进而完成整个系统的线路连接。通过这种类似于工业上模块化组装的方式，我们降低了线路连接的难度，也相应的节省了时间。系统线路连接完成后，我们对整个系统进行了运行调试。在初次接通5V的电源后，我们发现