FPGA设计的秒表设计实验报告.doc_第1页
FPGA设计的秒表设计实验报告.doc_第2页
FPGA设计的秒表设计实验报告.doc_第3页
FPGA设计的秒表设计实验报告.doc_第4页
FPGA设计的秒表设计实验报告.doc_第5页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

. FPGA原理及应用 实验报告书（7） 题 目秒表设计学 院专 业姓 名学 号指导教师 2015年 10-12月一、实验目的掌握小型电路系统的 FPGA 设计法。二、实验内容用文本法结合原理图的方法设计一个秒表，并在实验箱上进行验证。 秒表基本功能要求如下：(1)要求设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任 何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过 程中也要无条件地进行清零操作。(2)要求设置启/停开关。当按下启/停开关后，将启动秒表并开始计时，当再 按一下启/停开关时，将终止秒表的计时操作。(3)要求计时精确度大于 0.01 秒。要求设计的计时器能够显示分(2 位)、秒（2 位）、0.1 秒（1 位）的时间。(4)要求秒表的最长计时时间为 1 小时。要求外部时钟频率尽量高，分频后再给秒表电路使用。三、实验条件1、开发软件：Quartus2、实验设备：KX_DN8EDS实验开发系统3、拟用芯片：EP3C55F484C8四、实验设计1、六进制计数器仿真波形2、 十进制计数器3、 分频计4、七段数码管译码器5、100进制原理图6、60进制原理图7、秒表原理图 8、管脚锁定 新建好工程文件，芯片选择Cyclone 下面的EP3C55F484C8系列。然后锁定引脚：选择Assignments Assignments Editor命令。9、编译文件下载 将编译产生的SOF格式配置文件下载进FPGA中。10、FPGA实验箱接线 在KX-EDA40A+实验箱上进行连线，分配J4,J5的引脚，输入CLK（PIN_接到时钟信号,输入的EN,RST 接到电平开关L1，L2。5、 实验总结 经过本次实验，我对Quartus的使用认识更加深刻，
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论