基于Z85C30的多协议串行通信设计.doc_第1页
基于Z85C30的多协议串行通信设计.doc_第2页
基于Z85C30的多协议串行通信设计.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

基于Z85C30的多协议串行通信设计 引言 我们在嵌入式系统的开发过程中经常需要设计串行通信口用以同其它设备或计算机网络交换数据针对不同的应用场合及不同的通信格式在硬件设计方面有许多不同的芯片可供选择如Intel8251A、Intel8274、Intel82530等采用ZILOG公司的串行通信控制器Z85C30进行设计和其它器件相比具有功能强、速度快、外部逻辑少等优点 1串行通信控制器Z85C30介绍 Z85C30是ZILOG公司推出的一种串行通信控制器（SCC）它具有双通道适用于8位、16位处理器的系统能够完成串行到并行、并行到串行的转换Z85C30能够处理诸如异步格式、面向字节的同步规程（如IBM双同步规程）、面向比特的同步规程（如HDLC、SDLC）；能够产生、检查CRC循环冗余检验码 Z85C30每个通道有14个写寄存器、7个读寄存器通过对其编程可将通信控制器配置满足各种格式如数据长度、停止位的位数、有无奇偶检验等 1.1Z850C30主要性能 同步速率16MHz时钟下传输速率达4Mb/s；使用16MHz时钟传输速率达1Mb/s（FM编码）；使用16MHz时钟传输速率达500Kb/s（NRZI编码） 异步性能每个字符5、6、7或8位；1/2或2位停止位；奇或偶校验；1、16、32、64倍时钟格式；断点产生和测试；奇偶、超载和帧出错测试 按字节同步性能内同步或外同步；1或2个同步字符；自动CRC产生、测试 SDLC/HDLC性能异常中止序列的产生和检测；“0”的自动插入和删除报文间标志的自动插入地址段的识别信息段剩余管理CRC产生、测试；具有EOP识别/循不入口和出口的SDLC方式；可选NRZ、NRZI、曼彻斯特或FM编/解码；具有时钟恢复能力的数字锁相环；具有自动回波和局部回送的诊断能力 Z85C30引脚按功能分为7组：数据地址总线、总线时序和复位、控制引脚、中断控制、串行数据、通道控制引脚和时钟引脚如图1所示Z85C30引脚定义如图2所示 D7D0：数据地址总线用于传送命令和数据 RD、WR：读、写信号用于对Z85C30的寄存器操作低电平有效 CE：片选信号 A/B：A、B通道选择低电平表示选择B通道高电平选择A通道 D/C：数据/控制选择高电平表示与85C30之间传输的是数据低电平表示与85C30间传输的是命令信号 INT：中断请求低电平有效当SCC需要申请中断时该信号有效 INTACK：中断响应低电平有效 IEI：中断允许输入输入高电平有效当有多个中断源时IEI和IEO一起组成中断顺序链优先级排队电路 IEO：中断允许输出输出高电平有效 PCLK：时钟输入用来同步内部信号是标准的TTL电平信号 TxD、RxD：发送、接收数据分A、B两个通道 TRxC、RTxC：通道时钟它们能被编程为几种不同的操作械RTxC能提供接收时钟或传送时钟（在输入方式）能提供传输时钟计数器输出（数据锁相器）、晶体振荡
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论