数字电路复习题97873.doc

第一部分 数字电路基础一填空题1逻辑变量的取值有 种。2逻辑加的结合律可用公式表示为 。3逻辑运算的分配律可用公式表示为 。4 = 。5 = 。6逻辑函数描述的是一个逻辑系统的输出变量与 之间的逻辑关系。7一个两输入端的或非门，其输出信号F与输入信号A、B之间逻辑关系表示为 。8真值表是把输入逻辑变量的 和相应的输出函数值排在一起而组成的表格。9一个两输入端的异或门，其输出信号F与输入信号A、B之间逻辑关系表示为 。10可化简为 。11一个两输入端的异或门，当用与非门来实现时，其逻辑表达式应变为 。12用与非门实现逻辑函数时，逻辑表达式应写为 。13晶体二极管的主要特点是具有 。14在放大电路中，晶体三极管主要工作在放大区，而在数字电路中，晶体三极管主要工作在 。15在晶体二极管与门后面加一级晶体三极管反相器，便可构成 。16NPN型硅管截止时，c、e间的等效内阻很大，相当于开关 。17NPN硅管的饱和条件是 。18NPN硅管工作于放大区时，Ube 19当用1表示高电平，0表示低电平时，这种逻辑体制称为 逻辑。20正逻辑的与门相当于负逻辑的 。2十进制的518转换为8421BCD码为 二选择题1 如图逻辑电路的逻辑关系为（ ）。A：F=AB B：F=A+B C：F= ABF 2 如图逻辑电路的逻辑关系为（ ）。A：F= B：F= C：F=ABF13 如图逻辑电路的逻辑关系为（ ）。A：F= B：F=A+B C：F=ABF11如图所示，A、B为某逻辑电路的输入波形，F为输出波形，则该逻辑电路为（ ）。A：或非门 B：与非门 C：与门tttABF4 如图所示，A、B为某逻辑电路的输入波形，F为输出波形，则该逻辑电路为（ ）。A：或非门 B：与非门 C：与门tttABF5 如图所示，A、B为某逻辑电路的输入波形，F为输出波形，则该逻辑电路为（ ）。A：或非门 B：与非门 C：与门tttABF6 如图所示，A、B为某逻辑电路的输入波形，F为输出波形，则该逻辑电路为（ ）。A：或非门 B：与非门 C：与门tttABF7 NPN硅管截止条件是（ ）。A：IC0 UCEUCC UBE0VB：IB0 UCEUCC UBE0.7VC：IB0 IC0 UCE0.7V8 三极管的开关工件状态是指（ ）。A：要么工件于截止区，要么工件于饱和区，不能工件于放大区B：要么工件于截止区，要么工件于放大区，不能工件于饱和区C：主要工作于截止区和饱和区，在这两区域转换时要暂时工作于放大区。10如图电路可实现的逻辑功能为（ ）。A：与门 B：或门 C：与或门ABF+12VR3.9k三、分析题1 用代数法化简。2 画出用与非门实现逻辑函数的逻辑电路图。3 与门的输入波形如图所示，画出其输出波形。ABFBA4 或非门的输入波形如图所示，画出其输出波形。AAB1FB5 与非门的输入波形如图所示，画出其输出波形。AAB&FB6用卡诺图法化简下列逻辑函数。F=m(3，4，5，6，9，10，12，13，14，15)F=m(0，13，14，15)d(1，2，3，9，10，11)F=m(0，1，4，6，9，13)d(2，3，5，7，11，15)第二部分 数字集成电路一、 填空题1数字集成电路按组成电路的晶体三极管为类型可分为 和双极型两种。2 DTL门电路是由晶体三极管和 构成的。3 利用TTL与非门构成非门有两种方法，一是只用一个输入端，其它输入端悬空（或接高电平），一是 。4 触发器具有 个稳定状态。5 与RS触发器相比，主从JK触发器能够避免触发器输出状态的 现象。6 用来累计和寄存输入脉冲数目的逻辑部件称为 。7 能从二进制数码形式存放数或指令的逻辑部件称为 。8 编码的含义是 。9 数字显示电路通常由 、驱动电路和显示电路三部分组成。10 数字系统中采用的计数体制是 。11 欲表示十进制的十个数码，需要 位二进制数。12 一个触发器可表示 位二进制数。13 用四位触发器来表示的二进制数，其对应的最大十进制数是 。14 二一十进制计数器当计数状态为 时，再输入一个计数脉冲，计数状态为0000。15 欲寄存八位数据信号，需要 个触发器。16 n位二进制代码，可以供 个输入信号编码。17 （1101010）2=（ ）10。18 十进制的518转换为8421BCD码为 。19 （37）10=（ ）2。20 某存储器有6根地址线和8根双向数据线，此存储器的存储容量是 。21 一个10248的数据存储器，其地址线有 根。22 一个10248的数据存储器，其数据线有 根。23 多谐振荡器又称 。24 单稳态触发器的输出有一个稳态和一个 态。25 在触发脉冲作用下，单稳态触发器从稳态转换到 ，一段时间后又自动回到稳态。26 RAM的中文名称是 。27 ROM的中文名称是 。28 EPROM的中文名称是 。二 选择题1 三态TTL与非门电路的第三种状态是（ ）。A：高阻抗 B：短路 C：不固定2 基本RS触发器电路中，触发脉冲消失后，其输出状态（ ）。A：恢复原状态 B：保持现状态 C：0状态3 与RS触发器相比较，主从JK触发器的主要优点为（ ）。A：克服了空翻 B：避免了输出不定 C：采用较窄的触发脉冲4 维持阻塞型D触发器电路中，当CP脉冲上升沿过后，输入信号D改变，则其输出状态（ ）。A：不变 B：不定 C：随D而变5 8421BCD码10110表示的十进制数为（ ）。A：16 B：11 C：226 八位二进制数所能表示的最大十进制数为（ ）。A：255 B：128 C：997 二进制数10101转换为十进制数后为（ ）。A：15 B：25 C：218 构成计数器的基本单元是（ ）。A：与非门 B：或非门 C：触发器9 一个五位二进制计数器的计数容量为（ ）。A：10 B：32 C：6410 一个五进制计数器，计入（ ）个计数脉冲后，将产生进位信号。A：5 B：6 C：411 某计数器在计数过程中，当计数器从111状态变为000状态时产生进位信号，此计数器是（ ）进制。A：8 B：7 C：612 四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过（ ）个时钟脉冲。A：3 B：4 C：513 下列逻辑部件中，不属于组合逻辑部件的是（ ）。A：加法器 B：寄存器 C：译码器14 把十进制数25用8421BCD码表示为（ ）。A：11001 B：100101 C：110115 在数字系统中，当需要把测量的数据或运算结果用十进制数显示出来时，首先要对二进制进行（ ）。A：译码 B：编码 C：移位16 若要产生周期性脉冲信号，可采用（ ）电路。A：多谐振电路 B：双稳态触发器 C：单稳态触发器17 下列电路中，不是随机存储器组成部分的是（ ）。A：存储矩阵 B：地址编码器 C：读/写控制器18 下列部件中，不可用555定时器完成的是（ ）。A：施密特触发器 B：多谐振荡器 C：译码器三、分析题1 时序逻辑电路与组合逻辑电路的主要区别是什么？请分别写出两个属于它们的逻辑部件？2 已知时钟脉冲C的波形如图所示，分别画出下列各电路图中触发器的输出端Q的波形。（设初态为0）JKCQQJKCQQC(a)(b)3 已知时钟脉冲C的波形如图所示，分别画出下列各电路图中触发器的输出端Q的波形。（设初态为0）JKCQQ(a)CDCQQ(b)ttcpD004 根据输入端波形画出图中Q1、Q2的波形。（设初态为0）Q2JKCQQDCQQ(d)DCPQ15 用与非门设计一个三人表决器的最简逻辑电路，即多数人通过时，输出显示通过；多数人否定时，输出显示否定，要求写出设计过程。6 分析下图电路的逻辑功能。ABFG1G3G2G47 由D触发器构成的四位移位寄存器如图，RD端的作用提什么？说明RD端的有意义电平；说明此寄存器的输入、输出方式各有哪几种？DCQQ2DCQQ1DCQQ0DCQQ3DRDCP8 如图电路，已知时钟脉冲C的波形，试画出Q1、Q2端的波形，如果时钟脉冲的频率是4000Hz，那么Q1、Q2波形的频率各为多少？（设Q1、Q2初态为0）JKC“1”CQ1JKC“1”Q2QQCQ09试分析如图所示电路是几进制计数器，是同步还是异步？Q2Q1JKCQJKCQJKCQN10计数器电路如图。1此计数器是同步还是异步？2列出状态转换图（或波形）Q0Q1Q2CPJKQQFF0JKQQFF1JKQQFF2第三部分 数字量与模拟量的转换一填空题D/A转换是指 。A/D转换是指 。一般用 来描述D/A转换的精度。A/D转换是经过 四个步骤来完成的。模数转换通常分采样、保持、量化和 四步进行。模数转换通常分 、保持、量化和编码四步进行。在8位D/A转换装置中，若单位数字量