习题解答3篇6章时序电路.ppt_第1页
习题解答3篇6章时序电路.ppt_第2页
习题解答3篇6章时序电路.ppt_第3页
习题解答3篇6章时序电路.ppt_第4页
习题解答3篇6章时序电路.ppt_第5页
已阅读5页，还剩11页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

题3.6.2,图为一个实现串行加法的电路图，被加数“11011”及加数“10111”已分别存入两个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形。,解,题3.6.5,已知集成计数器74HC193的功能表和引脚图如图所示。（1）利用反馈清零法设计一个8421BCD编码的十进制加计数器。（2）利用反馈置数法设计一个余3编码的十进制加计数器。（3）能否采用反馈清零法设计减法计数器？能否应用反馈置数法设计减法计数器？为什么？试设计一个8421BCD编码十进制减法计数器。,解,（1）十进制加计数器：74HC193是异步清零。因此当出现1010时将清零端置为有效（“1”）。,（2）余3编码的十进制加计数器：只能采用反馈置数法。74HC193是异步置数，因此当出现（10）10(1101)余3码时将输出置为0(0011)余3码。,（3）能否采用反馈清零法设计减法计数器？不能。能否应用反馈置数法设计减法计数器？能。为什么？因为减到“0000”后再来一个CP脉冲计数器状态为1111。设计一个8421BCD编码十进制减法计数器。当出现1111（过渡态）时将输出置为1001。,题3.6.6,中规模集成4位二进制计数器（74HC161）的功能表和引脚图如图所示。（1）利用反馈清零法设计一个8421BCD七进制加计数器。（2）利用反馈置数法设计一个余3编码的七进制加计数器。（3）用一片74HC161及图示电路设计一个能自动完成从000加到111，再从111减到000的加减循环计数的计数器。（注，111只允许出现一次，000要求出现2次）。,1,解,（1）七进制加计数器：74HC161是异步清零。因此当出现0111时将清零端置为有效（“0”）。,（2）余3编码的七进制加计数器：反馈置数法。74HC161是同步置数，因此当出现1001时将输出置为0011。,（3）自动加减循环计数器。74HC161无减法计数，因此自动加减循环计数器只能通过74HC161输出变换得到，多余的状态通过置数法跳过。,题3.6.8,已知集成计数器74HC193的功能表和引脚图。（1）若要设计一个36进制8421BCD编码的加法计数器需要几片74HC193？各片应设计成几进制计数器？（2）用片间同步级联法设计36进制8421BCD加法计数器。,解,（1）若要设计一个36进制8421BCD编码的加法计数器，需要2片74HC193。低位片应设计成10进制计数器；高位片应设计成4进制计数器，但当计数到36时应将两片都清0（36作为过渡态）。,（2）同步级联法。74HC193是异步清零，异步置数。同步级联时将两片的CPU端连在一起，低位片1001时将高位片的CPD置为“
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论