FPGA设计优化及方案改进.doc_第1页
FPGA设计优化及方案改进.doc_第2页
FPGA设计优化及方案改进.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FPGA设计优化及方案改进 在FPGA设计中必须首先明确HDL源代码编写非常重要;不同综合工具包含的综合子集不同致使有些HDL语句在某些综合工具中不能综合;同一逻辑功能可用不同HDL语句进行描述但占用资源却可能差别很大同时应当深刻理解并发性是硬件描述语言与普通高级语言的根本区别因而设计硬件电路不能受传统顺序执行思维的束缚 此外我们应当清楚速度优化与面积优化在FPGA设计中占有重要地位对于大多数数字系统设计而言速度常常是第一要求但FPGA结构特性、综合工具性能、系统电路构成、PCB制版情况及HDL代码表述都会对工作速度产生重要影响我们通过在电路结构设计中采用设计、寄存器配平、关键路径法可以进行速度优化 (1)流水线设计 流水线(Pipelining)技术在速度优化中相当流行它能显著提高系统设计的运行速度上限在现代微、数字信号处理器、MCU、高速数字系统设计中都离不开流水线技术图4与图5是流水线设计的典型图示其中图4未使用流水线设计图5采用了2级流水线设计在设计中将延时较大的组合逻辑块切割成两块延时大致相等的组合逻辑块并在这两个逻辑块中插入了触发器即满足以下关系式：Ta=T1+T2T1T2通过分析可知图4中Fmax1/Ta;图5中流水线第1级最高工作频率Fmax11/T1流水线第2级最高工作频率Fmax21/T21/T1总设计最高频率为FmaxFmax1Fmax21/T1因此图5设计速度较图4提升了近一倍 (2)寄存器配平(RegisterBalancing) 寄存器配平是通过配平寄存器之间的组合延时逻辑块来实现速度优化两个组合逻辑块延时差别过大导致设计总体工作频率Fmax取决于T1即最大的延时模块从而使设计整体性能受限通过对图7设计进行改进将延时较大的组合逻辑1的部分逻辑转移到组合逻辑2中成为图8结构以减小延时T1使t1t2且满足T1+T2=t1+t2寄存器配平后的图8结构中Fmax1/t11/T1从而提高了设计速度 (3)关键路径法 关键路径是指设计中从输入到输出经过的延时最长的逻辑路径优化关键路径是提高设计工作速度的有效方法图9中Td1Td2Td1Td3关键路径为延时Td1的模块由于从输入到输出的延时取决于延时最长路径而与其他延时较小的路径无关因此减少Td1则能改善输入到输出的总延时 在优化设计过程中关键路径法可反复使用直到不可能减少关键路径延时为止许多EDA开发工具都提供时序分析器可以帮助找到延时最长的关键路径以便设计者改进设计对于结构固定的设计关键路径法是进行速度优化的首选方法可与其他方法配合使用 在FPGA设计中面积优化实质上就是资源利用优化面积优化有多种实现方法诸如资源共享、逻辑优化、串行化其中资源共享使用较多下面举例说明 在利用FPGA设计数字系统时经常遇到同一模块需要反复被调用例如多位乘法器、快速进位加法器等算术模块它们占用芯片资源很多使系统成本及器件功耗大幅上升因而使用资源共享技术能够显著
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论