（信号与信息处理专业论文）基于cmos工艺的流水线ad转换器的实现.pdf

浙江大学硕士学位论文 y 6 8 9 2 2 3 摘要 随着集成电 路工艺与技术的飞速发展， 集成电 路已 经进入系统级芯片( s o c ) 阶段。高速、低功耗 a / d转换器被广泛地用作模拟 i p ，特别是在通信和视频处 理应用s o c中。 本文在。 . 1 8 p m 3 .3 v / 1 . 8 v c m o s 数模混合工艺下设计了 一个采 样精度为1 0 比特，工作频率为4 0 mh z 的低功耗流水线a / i 转换器芯片。 本文采用了流水线结构以兼顾高速和低功耗要求。 整个a / d转换器由9 级组 成， 每级1 5 比特， 这样的结构级选择很好地平衡了速度与功耗之间的矛盾。另 外在设计中还采用了静态功耗很小的动态比较器， 其较大的失调误差可以 通过数 字校正电路得以纠正。运放的设计是流水线 a i d转换器设计的关键，本文首先 从系统分析入手，根据 a / 1)性能指标要求得到了 运放的增益和带宽约束。为同 时实现高增益、大摆幅及高带宽， 运放的设计在传统的拓扑结构上作了改进。 经仿真验证， 该设计在4 0 mh z 的工作频率下， 输入信号频率为5 0 0 k h z 时的 信噪比能达到5 5 . 8 d b ，符合设计要求。 【 关键词】流水线a / d转换器、开关电容、数字校正、乘法数模转换器 浙江大学硕士学位论文 ab s t r a c t wi t h t h e r a p i d d e v e l o p m e n t o f s e m i c o n d u c t o r t e c h n o l o g y , i n t e g r a t e d c i r c u i t s h a s s t e p p e d i n t o a n e w e r a o f s o c . h i g h - s p e e d , l o w - p o w e r a / d c o n v e rt e r s a r e w id e l y u s e d a s a n a l o g 1 p , e s p e c i a l l y i n s o c s f o r c o m m u n i c a t i o n a n d v i d e o p r o c e s s i n g . i n t h i s p a p e r , w e p r o p o s e d a 1 o b i t 4 0 mh z l o w - p o w e r p i p e l i n e d a / d c o n v e r te r b a s e d o n 0 . 1 8 p m 3 . 3 v c mo s m i x e d - m o d e p r o c e s s . c o n s i d e r in g t h e t r a d e o ff b e t w e e n h i g h - s p e e d a n d l o w - p o w e r , p i p e l i n e d a r c h i t e c t u r e w a s a d o p t e d . t h e w h o l e a d c w a s c o m p r i s e d o f 9 s t a g e , 1 . 5 b i t p e r s t a g e we a l s o a d o p t e d d y n a m i c c o m p a r a t o r t o m o s t l y e l i m i n a t e s t a t i c p o w e r . a l t h o u g h s u c h a c o m p a r a t o r u s u a l l y h a s a l a r g e o ff s e t , i t s e f f e c t o n a d c c a n b e e l i m i n a t e d b y d i g i t a l - e r r o r - c o rr e c t i o n . t h e d e s i g n o f o p e r a t i o n a l a m p l i f i e r i s t h e k e y t o i m p l e m e n t t h e p i p e l in e d a d c . s t a r e d f r o m s y s t e m - l e v e l a n a l y s i s , w e d e d u c e d t h e c o n s t r a i n t s o f g a i n a n d b a n d w i d t h f r o m a d c s s p e c i fi c a t i o n . s o m e i m p r o v e m e n t s h a s b e e n m a d e i n t h e d e s i g n o f o p e r a t i o n a l a m p l i f i e r t o b e tt e r b a l a n c e t h e n e e d s o f h i g h - g a in , l a r g e s w i n g a n d h i g h b a n d w i d t h . a c c o r d i n g t o s i m u l a t i o n r e s u l t s , o u r d e s i g n c a n a c h i e v e s n r o f 5 5 . 8 d b w h e n o p e r a t i n g a t 4 0 m h z w i t h a n i n p u t f r e q u e n c y o f 5 0 0 k h z . s u c h r e s u l t s m e e t o u r r e q u i r e m e n t s . k e y w o r d s p ip e l i n e a / d c o n v e rt e r , s w i t c h c a p a c it o r , d i g i t a l e r r o r c o r r e c t i o n , mu l t i p l y i n g d - a c o n v e rt e r 浙江大学硕士学位论文 第一章 绪论 1 . 1 a j d转换器的现状和发展趋势 近来，由于集成电路工艺和技术的发展，集成电路已经发展到系统级芯片 ( s o c ) 的阶段， 这就极大地促进了 计算机和通信技术的发展m 。 从许多 应用上 说， 复杂的数字集成电路的出现已经不断地取代了模拟电路， 数字电路所具有的 设计上的灵活性和制造工艺上良 好的抗干扰性相比模拟电 路占 据了 压倒性的优 势， 然而， 对于数字系统与固有的模拟世界的有效的接口 来说， 模拟信号的调节 和数据转换电路是必不可少的。 但是， 模拟集成电 路的作用较以 前已 经发生了变 化， 通常， 大多数复杂的系统是以数字信号处理和计算电路为核心， 该核心电路 与外部的 模拟环境由 一层模拟接口电 路来进行缓冲隔离12 1 。 如图1 . 1 所示，一个 典型的信号处理系统是由一个a / d转换器和一个数字信号处理器 c d s p )组成， 可以说， a / d转换器的性能已成为制约整个系统性能的瓶颈。目前， 高速、高精 度和低功耗的a d c的设计已 经成为模拟电路设计的众多难题之一。 电压数字 外部的 模拟信 号，如 温度、 声音、 图象等 图1 . 1信号处理系统框图 随着s o c的出 现， 将a / d转换器作为一个单独的模块集成到数字系统电路 中已 经逐渐成为一个趋势， 但是将模拟与数字电 路相组合使得电路的设计和仿真 更加复杂。 对于混合电路的设计而言， 整个设计的工艺技术要满足数字性能的最 佳要求是十分自 然的， 同时， 为了减少整个系统的功耗， 模拟电路和数字电路应 尽可能在同一个电压下面工作; 为适应整个系统的低电压工作， 必须对模拟一数 字转换电路作重新的分析。 浙江大学硕士学位论文 将c mo s 工艺应用于集成电路设计是一个巨大的 进步， 相比 传统的双极型工 艺， c mo s 工艺具有低成本、低功耗和高集成度的优点，加上c mo s 工艺的器件 尺寸可以按比例缩小， 而尺寸的缩小也不断地提高了mo s f e t 器件的速度， 对于 深亚微米的工艺更是如此， 这就使得c mo s 技术逐渐在模拟电路中占据了主导的 地位。随着c mo s 工艺的发展和进步，c mo s 技术己 被证明是实现s o c 的最佳选 择 1) 3 1 对于a i d 转换器电路的设计而言，速度和精度的折衷是一个主要的挑战，这 两个指标的具体要求对选择合适的a i d 转换器结构有决定性意义。 现在研究的比 较广泛的a i d 转换器类型有闪烁型a l l 转换器， 流水线a / d 转换器，基于折叠和 插值技术的 a i d 转换器，电 流型 a i d 转换器和e - a a i d 转换器等z 13 1 从精度上考虑，e - 0a 江 转换器具有最高的精度。e - a a / 1 转换器又称过采 样转换器， 由 于其具有相对简单 . 的结构， 同时又具有高性能和易集成化的数字滤 波功能， 以及与d s p的兼容性， 因此得到了广泛的应用。 现在市场上出售的e - n a / i 转换器转换精度最高可达2 4 位。当然， 精度的提高是以牺牲转换速度为代 价的，因 此只适用于音频信号、 低频信号测量等领域a l 从速度上考虑，全并行闪烁型 ( f l a s h ) a i d 转换器具有最高的速度，但是随 着转换位数的增加， 所用的比 较器的数目 也会急剧增加， 并且对比 较器本身的性 能也提出了较高的要求。因此，只有在需要高速并且对精度要求不高的情况下， 并且对功耗要求相对的宽 松， 才会应用闪 烁型a i d 转换器1 5 1 流水线结构的a i d 转换器兼顾了 芯片的面积和转换速度， 这使得流水线a i d 转换器在高速、高精度的 a i d 转换中得到非常广泛的 应用。 相对闪烁型a i d 转换 器而言， 在相同的精度下具有小的多的面积: 流水线a i d 转换器所占 用的面积与 该a i d 转换器的分辨率呈线性关系，而闪烁型a i d 转换器的面积与分辨率呈指数 关系， 这使得闪烁型a / d 转换器在1 0 比 特或是更高的精度要求下由于消耗面积过 大而不可行; 而流水线 a i d 转换器则可以 通过采用自 校正( s e l f - c a l i b r a t i o n ) 等技术 之后(6 ) ， 使 得精 度进一 步的 提高， 达到1 4 - 1 5 比 特。由 于流水线 a i d 转换器结 构 本身的特点使得流水线结构的a i d 转换的吞吐率取决于流水线单级的收敛速度， 级数的多少只会影响输出的延迟时间， 而不会降低吞吐率。 此外， 流水线的级数 与a i d 转换 器的分辨率呈线性关系， 与闪烁型 a i d 转换器相比， 流水线a i d 转换 浙江大学硕士学位论文 器的功耗极低。 基于上述优点， 流水线a / d 转换器可广泛应用于视频信号 处理和 便携式通信领域。 1 . 2论文的意义和工作背景 本文的项目 背景是设计 h d t v有线传输解调芯片的模拟前端 i p ，该解调系 统要求a / d转换器实现1 0 比特采样精度、 4 0 mh z 转换速度的模数转换。 由于该 a / d转换电路需要与数字解调模块集成在单一芯片上， 这对芯片的功耗与面积提 出了较为严格的要求。 如今数字芯片设计已经高度自 动化， 而更为依赖经验和积 累的模拟芯片设计急需加强。本文的工作从流水线结构的 a / d转换器入手，覆 盖系统设计分析和电路设计的诸多方面，给出了很多实际可用的电路实现形式， 它为将来设计速度更高、功耗要求更苛刻的a / i 转换器建立了良好的基础。 1 . 3本文的主要工作和章节安排 本文在。 l 8 p n c m o s 工艺下设计了一个高 速、 低电 压的 流水线a j d转换器 芯片。 它的 主要性能指标为9 级流水线结构， 每级1 .5 比 特， 转换速度可达4 0 m h z , 适用于视频信号处理领域的高速、低电压场合。 木文的章节安排如下: 第二章主要介绍了流水线a / 1 ) 转换器的基本工作原理及流水线结构的优点， 进而引入了实际设计采用的方案，最后简要地介绍了a / d转换器的主要性能参 数和设计指标。 第三章引入了流水线 a / d转换器内部各种噪声对转换器的影响，进而针对 其内 部主要模块 运算放大器对系统的影响给出了 相应的系统级分析。 第四章介绍了实现流水线 a / d转换器的具体电路，主要包括各个子模块电 路的设计分析，以及设计中需要重点考虑的问题和相应的解决方法。 第五章对芯片中主要的子电路进行了功能仿真， 并对整个芯片的性能进行了 系统级仿真，给出了仿真结果和分析。 第六章是对工作的总结和未来的展望。 浙江大学硕士学位论文 第二章 流水线a / d 转换器的原理和结构 由于流水线结构的 a / d转换器兼顾了芯片的面积和转换速度，使得流水线 a i d转换器在高速、高精度的a i d转换中 得到非常广泛的 应用。 本章在分析流 水线 a 9 转换器的基本工作原理基础上，引入了实际设计采用的方案，同时给 出了a i d转换器的主要性能参数和设计指标。 2 . 1流水线a m 转换器的基本工作原理 2 . 1 . 1流水线a / d转换器的 基本结构 流水线结构的a / d转换器的基本思想是将总体上转换精度平均分配到每一 级， 将每一级的 转换结 果进行合并， 就可以 得到最终的转换结果f l ($ 1(9 1d o 1如图 2 . 1 所示。虽然从输入信号的开始处理到信号被完全转换需要一段延迟时间，但 是由于每级之间都采用了采样保持电路对输入信号进行保持， 并且在各级信号输 出之后对结果进行存储和延迟，这就保证了流水线结构的 a / d转换器在各个时 钟周期，每级都可以同时进行信号转换，从而使 a / d在每个时钟周期都可以输 出一组转换结果。 v 币 bb i t s 犷 ， 57,4g f m -1 sta g而对高速低精度的 a / d转换器来说，每级的转换精度较 低， 最 低的 就是2 比 特。 在流水 线每一 级内 部都 有 一个放大 倍数为2 n 的放大器 来进行差值放大，这一放大器的带宽直接决定了整个 a / d转换器的带宽，由于 运放的增益和带宽的乘积在一定的功耗和工艺下是个常数，因此采用 2比特/ 级 结构的流水线a / i 转换器相比多位结构的a / d转换器可以 达到最大的带宽和最 高的转换速度，当然也就消耗了更多的硬件和功耗。 对于2比 特/ 级的流水线a / d转换器而言，每一级内部都包含一个2比 特的 a d c 和d a c ， 但是如果考虑到实际 应用中 存在的非线性误差， 使得本级所产生 的差值乘以2 n 后， 所得的结果可能超出 下一级的 转换范围， 从而造成误码率的 上 升， 因 此 实 际 上 级间 的 增 益 为2 n - 1 ， 这 样得出 的 数 字 信 号 都 存 在 冗余， 这 些 冗 余信息可以通过最终的数字校正电路来进行修正。 有关数字校正的原理在后面的 章节进行详细描述。图2 .2所示为一个2比 特/ 级的a / d转换器的模块图以及考 虑了级间增益的传输特性。 浙江大学硕士学位论文 、 bt i t adc zbi t ( a ) b t i t )/“vrtop/ r入 ，/ vra1 ( b ) 图2 .2 2 比 特/ 级的流水线a / d转换器的级内结构及其理想传输特性 即使考虑了非线性误差的影响， 如果对子a d c 和子d a c内 部出现的误差没 有进行及时修正， 那么这个误差就会随着流水线一级一级地传递下去， 误差不断 累计，最终造成数字输出的误码。这里为方便起见，这里仅对子a d c发生漂移 现 象 进行 分 析。 如 果当v o l 大 于0 的 时 候， 会 造 成 传 输函 数图 形 右 移， 那 么 实际 的 数 字 输出 就 会小 于 或 等 于 理 想的 数 字 输出 ; 相 反， 当v o l 小 于0 的 时 候， 会 造 成传输函数图形左移， 那么实际的数字输出就会大于或等于理想的数字输出， 无 疑，这样对后续处理十分不便。如果人为地预先给比较器加上一 1 / 4 v r e f 的漂移电 压， 其结果等效于在子a d c的输入端和子d a c的输出端引入一 1 / 2 l s b 和1 / 2 l s b 的 失 调 误 差， 那 么 只 要喻小 于1 / 4 v r e f 时 ， 实际 的 数 字 输出 都 只 可能 小 于 或者 等 于理想的数字输出，这就为后面的数字校正提供了方便。图2 .3 所示的是引入失 调误差后的流水线内部结构和传输函数。 浙江大学硕士学位论文 v l l 、 2 l s 1 3 c , f i s 改 ad二 zb i t !; ( a ) 0!/“/1 v t 1 / / ( b ) 图2 . 3 修正后的2 比特/ 级的流水线a / d转换器的级内结构及其传输特性 在人为地引入失调误差之后，原来的三个判决电平都向右平移了 1 / 2 l s b a 实际上， 从图2 .3 ( b ) 可以 看出， 即使将最高的一个判决电 平去掉， 仍然可以保 证差值的绝对值不超过 1 / 2 l s b 。如图2 .4 ( b ) 所示，此时的 传输函数图形成为 对称图形， 这样每级只需采用两个比 较器进行模数转换， 这就有效地减少了对硬 件的需求， 这时每级的输出为0 0 , 0 1 , 1 0 ，即每级输出1 .5 比特。 在这样的结构 中，每级的有效位只有1 位，另外的。 .5比 特是冗余位，用于数字校正。图2 .4 所示的是1 .5 比特/ 级的级内结构及其传输函数。 浙江大学硕士学位论文 a .一 门 ( a ) / “丫 ,),a i 1/ /几./ /_ ( b ) 图2 .4 1 . 5 比 特/ 级的流水线a ! d转换器的级内结构及其传输特性 2 . 1 .3数字校正原理 所谓数字校正，就是根据流水线直接输出的数据位，纠正其中的子a d c引 入的 非 线 性 误 差， 从 而得 到 最 终的 无 冗 余的 数 据 位 p 1d 2 1 考察直接相连的两级， 分别称为当前级和下一级， 假设下一级的两位数字信 号己被校正， 校正后的数据分别是b 1 。 和b o c ，而当前级未被校正的数据为a l e 和 a o c ，这样可以通过简单的逻辑运算得到当前级校正后的数据。也就是说，知 道当前级输出的数据和当前级的余数是正数还是负数， 就可以唯一确定出校正后 的数据。比如说，当前级输出为0 0 ，余数为负数，则校正后的数据仍为0 0 ，如 余数为正数，则校正后的数据为0 1 。依此类推，就可以得到完整的逻辑关系。 浙江大学硕士学位论文 2 . 2芯片的系统规划 木芯片的设计目 标是一个采样速率为4 0 mi l z ， 采样精度为1 0比特的流水线 a / d转换器， 功耗需要限制在 1 5 0 m w以下。 基于前面的分析， 针对这样的高速 a / d转换器， 结合实际的考虑， 决定采用每级 1 . 5比特的精度进行a / i 转换器的 整体设计。采用侮级 1 . 5比特的精度还有如下好处:首先，采用每级 1 .5比特， 相比 每级2 . 5 比特或是更高的比特位，比 较器所允许的失调范围最大， 这实际上 降低了对比较器设计的要求。 此外， 比较器可以通过采用动态比较器进一步减少 功耗，关于这个问题会在后面的章节进行详细的讨论。其次，正如前面的分析， 在每级1 .5 比特的结构下，开关电 容电路中采用的运放闭环增益较小， 这也有利 于实现较高的转换速率。 另外， 采用每级1 . 5 比 特的结构， 无需电阻网 络或是电 容网络来实现满足全局模数转换精度的参考电压， 这就极大的 简化了级内电路的 设计。 在确定了流水线每级的精度之后，流水线的级数就可以很容易的得到确定。 由于所需设计的a / d 转换器的采样精度是1 0 比特，因此可以采用9 级流水结构， 其中前8 级流水线输出1 . 5 比特，实际上每级的有效位只有1 位， 最后一级输出2 比 特。 各级流水线的数字输出经过一定的时延， 送入数字校正电路进行校正。 设计 的系统结构如图2 : 5 所示。 第一级 第二级 第九级 d 9 d 8 d 7 d 6 d 5 d 4 d 3 d 2 d i d d 图1 5 1 . 5 比 特/ 级的流水线的系统结构 浙江人学硕士学位论文 可以 看出， 在整个流水线的头部有一个采样保持电路， 该采样电路的作用是 对输入的高频信号进行采样和保持， 将此信号送入后面的1 . 5 比特流水级进行处 理。流水级模块所实现的功能就是把每一级中a i l 转换，d / a转换、乘 2 和相 减的功能集成在一起，其中d / a转换、乘 2 和相减可以用一个基于开关电容的 采样保持电 路来实现， 一般将此模块称为乘法数模转换器 ( m u l t ip l y i n g d - a c o n v e r te r ) , 简称m d a c 模块， 有关m d a c 模块将在后面章节将详细加以 描述 最后一级只有子a d c而没有子d a c ， 用来产生流水线输出的最低位。 前8 级流 水线模块具有完全相同的结构，有利于设计的具体实现。 2 . 3 a j d转换器的主要参数 对a / d转换器而言， 用来衡量其性能的指标很多， 但是最常用的只有六个， 即失调误差 ( o ff s e t ) ,增益误差 ( g a i n e r r o r ) ，差分非线性误差 ( d n l ) ，积分 非线性误差 ( i n l ) ， 信噪比 ( s n r和s n d r ) 和动态范围 ( s f d r ) ( 1 3 ) (1 4 % ( 1 ) 失调误差 所谓失调误差就是指实际的a / d转换器的最低的一个判决电平和理想的a / d 转换器的最低的一个判决电平之间的差值。 ( 2 ) 增益误差 所谓增益误差就是指去除失调误差，也就是把实际的 a / d转换器和理想的 a / d转换器的最低判决电平对齐后，两者的最高判决电平之间的差值。 ( 3 ) 差分非线性误差 d n l 也 就 是d iff e r e n t i a l n o n - l in e a r it y ， 即 差 分 非 线 性 误差 。 对于 理 想的a / d 转换器而言， 相邻的两个判决电平之间的差值正好是一个l s b 。 而对实际的a / d 转换器而言，这些差值就不会正好等于一个l s b 。这些差值和一个l s b之间的 差值就是差分非线性误差。d n l可以 用下式来表示: d n l ( n ) = d e c i s i o n l e v e l ( n + 1 ) 一 d e c i s i o n l e v e l ( n ) 由此可见，差分非线性误差的具体数值依赖于具体的输出码字。如果不指定 1 4 浙江大学硕士学位论文 具体的码字而衡量整个 a i d转换器的差分非线性误差指标，则指所有码字的差 分非线性误差中最大的一个。 ( 4 ) 积分非线性误差 i n l 也 就是i n te g r a l n o n - l in e a r i t y , 即 积分非线性 误差。 对于理想的a / d转换 器而言，所有的判决电平都位于一条直线上。而对实际的 a / i 转换器而言，这 些判决电 平就不会都位于一条直线上， 每一点都会存在或多或少的偏移。 为了计 算积分非线性误差， 需要根据从实际芯片中测量出的判决电 平拟合出一条最佳直 线。 一般说， 评判拟合最佳程度的标准有如下三个: 端点一端点准则， 最小方差 原则和最大值最小原则。 最常见的准则是端点一端点准则和最小方差准则。 很明显 可以 看出最小方差 准则所计算出的积分非线性误差最小。 也可以把积分非线性误差理解成去除失调 误差和增益误差后实际的a / d转换器的传输曲 线和理想的a / d转换器的传输曲 线之间的差值。 ( 5 ) 信噪比 关于信噪比，可以简单地分为两种，一种是通常意义上所说的信噪比，也称 s n r ( s i g n a l t o n o i s e r a t i o ) ， 即 信号 对噪 声比 值， 其中 噪声能 量等于总 能 量减去 信号 能 量 和 谐 波 的能 量; 另 外 一 种 信噪比 可以 称 其 为s n d r ( s i g n a l t o n o i s e a n d d i s t o rt i o n r a t i o ) ， 即 信号对噪声和失真的总和的比 值。 可以 看出， 在一般情况下， s d n r要低于s n r 。 相比s n r , s n d r考虑了 谐波的影响，所以 在实际测量时 更倾向于采用后者。在本文的分析中，为简化起见，仅采用s n r进行分析。 在计算s d n r时需要对输出信号作频谱分析。 因为在做频谱分析的时候需要 在时间域截取有限长的信号， 这就相当于给原始信号加上一个矩形窗， 其结果会 使分析出的信号的频谱等于原始信号的频谱与矩形窗的频谱卷积的结果。但是， 矩形窗的频谱的主瓣具有相当的宽度， 同时对旁瓣的 抑制能力较差， 因此可以 使 用诸如汉宁窗之类的其他的窗来改变主瓣的宽度，对旁瓣加以抑制。 另外， 在做频谱分析的时候，必须使得采样的信号正好是整数个周期，这样 可以显著的减少或者消除截断造成的影响。 当采样到的信号正好是整数个周期的 浙江大学硕士学位论文 时候， 无论是采用矩形窗还是汉宁窗都可以得到很好的频谱波形。 在计算s d n r 的时候， 信号能量等于位于尖峰处的有限个点的幅度值之和 ( 具体的点数取决于 所用的窗函数) ，而噪声和谐波的能量可以用其余点的幅度值之和来代表。 ( 6 ) 动态范围 s f d r 就 是s p u ri o u s f r e e d y n a m ic r a n g e ， 即 无噪 声 和 谐 波的 动 态范 围 。 在定 义这一 概念时， 把谐波和噪声都 称为伪信号( s p u r i o u s ) 。 在计算s f d r时， 只要 对信号作频谱分析， 然后测出信号的幅度和噪声与谐波中最高的一个尖峰之间的 距离。 浙江大学硕士学位论文 第三章 流水线a / d转换器的系统分析 3 . 1 a / 1 转换器的系统噪声分析 为了 对流水线 a / d转换器的系统进行误差分析，首先需要了解整个流水线 a / d转换器内 部的噪声和 误差来源，下面就系统的热噪声 f 5 量化噪声 1 6 和i / f 噪声 1 5 分别加以 阐述。 3 . 1 . 1热噪声 对于一个导体而言，其内部电子的运动是随机的，虽然可能平均电流为零， 但它还是会引起导体两端电压的波动， 其表现就是信号上附加的热噪声。 因此热 噪声在本质上属于一种随机误差， 从频谱上类似于理想的白噪声。 但是在实际电 路中， 噪声的频谱也会受到信道带宽的限制， 使得理想的白噪声变为带限白噪声。 对于一个一般的电阻而言，其功率谱密度可以用以下的式子来表示: 心( i ) = 4 k t r ( 3 . 1 ) 对于处于线性区的mo s 管而言，其热噪声主要来源于沟道电阻，这样热噪 声的功率谱密度可以用下式来表示 心( r ) = 4 k t r , ( 3 .2 ) 其中 ，r d, 是 沟 道的 电 阻。 如图3 . 1 所 示的 是 一 个 简 单的 开 关电 容电 路， 可 以把噪声电压等效为一个和电阻串 连的电压源。当电阻和电 容串连在一起的时 候，电容和电阻会形成一个低通滤波器，限制热噪声的带宽。 浙江大学硕士学位论文 v n o i s e r v i n 图3 . 1开关电容电路中电阻热噪声的示意图 对于上述的单极点的低通信道而言，电 容所感受到的噪声能量为: df = f 4 k t r ， 一上一二 -d f = kt ( 3 .3 ) ， ( f 丫一c 气 z g r c ) ) 其中，儿 d b = 2 7 r rc 。可见，电容上面所积累得热噪声的能量只与电容的大 小有关， 而与电阻的大小无关。 就整体而言， 噪声的功率谱对频带的积分总和保 持不变。 但是在实际的应用中， 限制噪声带宽的不仅仅是这样简单的r c 低通信 道， 还会有其他的因素限制带宽。当电阻很小时，噪声的带宽可能就不再由r c 回路决定， 而取决于电路的其他部分。 因此， 在开关电 容的应用中， 减少开关的 导通电阻有利于减少热噪声。 工 1 . 2量化噪声 在上述的讨论中，假设a i d转换器的量化精度是无限的，但实际上a i d转 换器的量化精度是有限的，这就必须考虑量化噪声对设计的影响。 对 一 个输 入 幅 度为珠的 信号， 如 果不 考虑 量 化的 影响 ， 其 信噪比 可以 用( 3 .4 ) 式来表示: 厂 砰/ z l j / v t c =i u l o g ( = z 又 6) ( 3 .4) 但是如果考虑了量化噪声的影响，上式变为 浙江大学硕士学位论文 v ; / 2 ( 35 ) 厂.一、 g o ，. 门 ，. 一- 一1户 口 + 丁一12 其中，是量化单位，n是整个 a / d转换器的量化比特数。可以看出，如 果采样电容较小， 那么限制信噪比的主要因素是热噪声， 如果采样电容较大， 则 限制信噪比的因素就变为量化噪声。但是过大的采样电容会限制整个 a / d转换 器的采样速度，因此选择合适的采样电容对a / d转换器意义重大。 3 . 1 . 3 1 / f 噪声 1 / f 噪声也称闪烁噪声 ( f l i c k e r n o i s e ) ，主要存在于饱和状态的mo s 管中， 其基本的特征是噪声的功率谱密度和频率成反比， 其噪声的功率主要集中在低频 段。与热噪声不同，1 / f 噪声的平均功率不容易预测，并且随着c mo s 工艺不同 而改变。l / f噪声可以更容易用一个与栅极串联的电压源来模拟，近似地由下式 给出: k v o( 厂1 = w l c i = 1 ( 3 . 6 ) 其中k依赖于器件的特性，与工艺密切相关。 从上式可以 看出管子的面积 ( wl )越大，噪声的功率越小。另外，由于空穴载流子比电子更难捕捉到，因 此p m o s 管的i / f 噪声要比n mo s 管要小。 因为i / f 噪声主要存在于饱和状态的 m o s 管中， 所以 在a i d转换器中的1 / f 主要由 采样j 保持放大器引入。 3 .2 a / d转换器级内 运算放大器的系统误差分析 流水线 a / d转换器的模拟信号在流水线的处理过程中，在级内和级间可能 会产生多种系统误差， 像前面讨论的失调误差就是一例， 常见的系统误差环节有 采样/ 保持电路、级间增益电路、子a d c和子d a c电路。对于系统误差，可以 简单的分为两类:关于子 a d c和子 d a c电路环节的系统误差，如失调误差和 非线性误差， 可以通过前面重点讨论的数字校正技术来解决， 实际上对所需设计 的电路不会有太多的影响;而采样/ 保持电路和级间增益电路则不然，它们产生 浙江大学硕士学位论文 的原因是因为实际运算放大器的增益有限性和器件不匹配性造成的，只能通过提 高运放的自身性能和改善工艺水平来尽可能的减少这类误差。这里重点讨论的是 后者，因为只有在开始的时候考虑了这些误差对系统的影响，才能谈及从根本上 对系统进行全而的性能优化与改善。 器件的不匹配性可简单的分为三类：m o s 管的不匹配性，电阻的不匹配性 和电容的不匹配性，它与工艺水平密切相关 1 8 。一般说来，这需要生产厂商 提供相应的测试报告，这里就不作详细分析了。作为b u d 转换器的重要组成部 分，运算放大器的增益有限性决定了采样保持电路和m d a c 电路模块乃至整个 a d 转换器系统的线性，另一方面，运算放大器的带宽有限性又直接影响了a d 转换器系统的带宽。因此，对运算放大器进行全面的分析，有助于决定电容的大 小，这直接决定了整个a d 转换器系统的性能。 3 2 1 运放的增益对系统的影响 从图1 5 所示的流水线a d 转换器的设计系统框图得知，其核心部分采样保 持电路和m d a c 电路都是利用如图3 6 所示的开关电容电路进行实现的。 v i n 图3 , 6 开关电容电路原理图 假设图中的运放是理想的( 即直流增益无限大) ，n z , 开关电容电路的输出 可以由下式给出： 2 岳 ( 3 7 ) 2 0 浙江大学硕士学位论文 但是实际情况并非如此，由于运放增益的有限性，实际电路的输出就需要考 虑增益误差对系统的影响，此时电路的输出变为【】9 ：| ： 2 和_ ) 彤，墨c h ，西1 。 ( 3 8 ) l h 1 + 一l 1 ar 产雨最 9 c h + c 。m p + cs 其中a 为运放的增益，f 为反馈系数，c k 。为运放的寄生电容。可见，运 放增益的有限性使得实际电路的输出要比理想输出有所减少。由于流水线a d 转换器是多级串联的结构，前一级的输出信号作为后一级的输入信号，那么如果 前一级的输出信号是衰减的，也就等效于后一级输入信号的幅值减小，将此幅值 减小的输入信号进行采样并与参考电压进行比较，就可能存在一定程度的误差， 尤其对于流水级数较多的系统，当其误差累积到一定程度，就有可能造成丢码现 象的发生。 如图3 7 所示的是在d n l = o 5 l s b 下，不同比特数的a d 转换器直流增益 ( d cg a i n ) 与反馈系数( f ) 的关系。从圈中可以看出，随着比特数的上升( 从 6 比特到1 4 比特) ，在反馈系数相同的情况下，每增加1 比特，所需的运放直流 增益会增加6 d r ，由此可见，对a d 转换器而言，采样精度要求越高，对运放 的要求也就越苛刻。而对于给定采样精度( 比特数) 的a d 转换器，随着反馈 系数的增加，直流增益随之下降，从( 3 9 ) 式可以看出，反馈系数与运放的寄 生电容紧密相关，所以可以得出如下结论：对给定采样精度的a d d 转换器，其 直流增益并不是简单的独立变量，它与实际运放的选择( 寄生电容) 密切相关。 另外，如果修改d n l 的指标，使之减少一半，变为o 2 5 l s b ，对于给定的反馈 系数，其直流增益也会增加6 d b 。 浙江大学硕士学位论文 图3 7 在d n l = 0 5 l s b 下，不同比特数的a d c 直流增益与反馈系数的关系 通过上面的分析，可以清楚地知道，对于设计一个a i d 转换器而言，运放 增益的有限性是个必须考虑的因素，它与反馈系数、运放的采样精度( 比特数) 以及d n l 指标密不可分。那么对于所要的设计采样精度为1 0 比特的a d 转换 器来说，如果考虑了运放寄生电容的存在( 对反馈系数的影响) ，就必须清楚运 放的增益应该达到什么样的要求才能满足给定的d n l 指标。 对于设计一个a d 转换器，一般要求d n l 指标为o 5 l s b ，但考虑到运放 增益的不理想性，实际分配给运放的d n l 指标为0 2 5 l s b ；另外，如果运放的 寄生电容比较大，假定此时的反馈系数f = 0 2 5 ，在这样的前提下，计算运放的 增益应不小于7 2 2 4 d b ，为验证结果的正确性，我们利用m a t l a b 进行了仿真，如 图3 8 所示，横坐标是a d 转换器的精度，纵坐标是运放输出的d n l 。可见， 运放的最大d n l 为o 2 5 l s b ，没有超出给定的设计要求，这也从另一个角度说 明了计算所得运放的增益结果的正确性。 浙江大学硕十学位论文 图3 8d n l 指标和比特数的关系 从上面的计算得知，对于1 0 比特的a d 转换器，运放增益应在7 2 d b 以上， 这就对如何进行运放的实现提出了较高的要求。当然，也可以利用对电容进行修 正的方法改变电容的比值，从而对运放的增益进行补偿，对于这种方法，这需要 增加特别精确的电路或是采用一些系统的方法对相对电容进行测量，这对设计者 的设计能力就提出了更高的要求。 3 2 2 运放的带宽对系统的影响 由于a d 转换器的核心是由开关电容电路构成采样保持电路和m d a c 电 路，其内部运算放大器的有限带宽直接决定了整个a d 转换器的带宽，进而影 响整个, a d d 转换器的性能。 对于图36 所示的单极点系统，其输出可由下式表示 19 【2 0 】： 肾瓢。；t 士。 a f 浙江大学硕士学位论文 f ：上( 3 1 1 ) 2 万工。 其中，善代表了开关电容电路的基本电压增益，卜 卜考虑了单极点系统 的建立时间的影响，j 一考虑了运放增益的有限性的影响。为简化起见， 1 l a - 这里定义运放的增益为无穷大，这样上式可变为： 。百c s - 卜 卜 从上式可以看出，电压的输出是个不断趋于稳定的过程，当f f 大于某一个 数值的时候，输出电压圪。，近似地保持不变。那么，对于所要设计的1 0 比特a d 转换器，其工作频率为4 0 m h z ，内部运放的带宽应为多少，才能保证整个a d 转换器的信噪比昵? 如图3 9 所示的是精度为1 0 比特的a d 转换器，其信噪比( s n r ) 和时问 常数( f ) 之间的关系。其中，t a u n u m b e r = 咖，代表给定工作频率下( 即1 己知) 。时间常数( f ) 的个数。对于理想的1 0 比特a i d 转换器，其信噪比为 6 0 5 d b ，从舀中可以看出，随着t a un u m b e r 的增加，a d 转换器的信嗓比不断 地增加，当t a un u m b e r 增加到6 5 左右的时候，输出的信噪比比较接近理想值。 在此基础上t a un u m b e r 再行增加，信噪比基本保持不变。从( 3 1 1 ) 式可以看 出，系统对勋“一n u m b e r 的要求实际上也就代表了对运放带宽( 兀。) 的要求， 为使a d 转换器能够获得应有的性能运放的带宽必须有一个相应的下限。 在上面分析的基础上，来计算一下实际运放所需的带宽。由于a d 转换器的 工作频率为4 0 m h z ，输入时钟的占空比为5 0 ，但由于实际工作的不理想性， 占空比会降至4 5 ，这样留给电路处理的有效时间仅为1 1 、2 5 n s 。考虑此a d 转 换器应适用于各种工作环境，因此必须从最坏的情况进行考虑，在此情况下，比 较器的工作时间大约为2 n s ，此外，由于后面讨论的两相不交叠时钟以及其他非 浙_ i i 大学硕士学位论文 理想因素，实际留给开关电容电路进行保持工作的时间不过仅仅69 n s 。前面讨 论过，当t a u n u m b e r 只有在6 5 以上的时候，a d 转换器的信噪比才趋于稳定。 结合( 3 1 1 ) 式，由此得到a i d 转换器内部运放的带宽要求应在1 5 0 m h z 以上。 图3 9 时间常数与信噪比之间的关系 浙江大学硕士学位论文 第四章 流水线a / d 转换器的电 路模块实现 基于对流水线a / d转换器的工作原理和设计方案的介绍， 以及对系统内部噪 声和误差的分析，这里将重点介绍实际设计的流水线 a / d转换器的具体电路模 块实现。主要包括采样保持电路模块，乘法数模转换器模块 ( md a c ) ，以及它 们内部所包含的运放及相关的偏置电路， 动态比较器， 时钟产生电路模块。 为了 给流水线a / d转换器提供良 好的参考电压，还特别引入了对基准电路的介绍。 4 . 1采样保持电路 在 a m 转换之前，首先要对输入的模拟信号进行采样 采样就是将时间上 连续的模拟信号转化为时间上离散的模拟信号， a a 转换器再把离散信号的幅值 数字化。 因为将采样信号数字化需要一定的时间， 所以 每次采样后都必须把采样 信号保持一段时间。输入到 a / d转换器的信号实际上是每次采样结束后的信号 值。 根据流水线a / d转换器的工作原理，无论是a / d转换器前端的采样保持电 路还是每一级所采用的乘法数模转换器模块 ( md a c ) 电路， 所要完成的功能都 是基本的采样保持功能， 可以 利用开关电 容电路进行实现， 为方便起见， 将采样 保持电路模块和乘法数模转换器模块统称为采样保持电路进行分析。 4 . 1 . 1 c m o s 采样开关 在采样保持电 路中， 高性能的开关对整个系统的 性能至关重要。 对于c mo s 电路， 采样开关一般工作在线性区， 可以看成一个由 栅压控制的电阻。 选取合适 的 采样开关， 对于 提高 整 个采样电 路的 速 度和 精度意 义重 大z ; 如何才能提高采样电路的速度呢?首先需要定义速度的概念。 简单而通用的 速度度量标准是当开关导通时，输出电 压从零上升到最大输入电平所需的时间。 理论上这个时间为无限大， 因此可以认为输出电压只要在最终值附近的某一误差