（信号与信息处理专业论文）基于fpga的信道误码测试仪设计与实现.pdf

中文摘要 中文摘要 误码率是评价数据传输设备及其信道工作质量的一个重要指标，而误码仪作 为通信系统可靠性测量工具，主要用于传输设备的生产调试、检验、以及日常维 护、维修中。 本论文是结合一个实际课题进行的，其目的是基于的f p g a + d s p 数字信号处 理技术，设计并实现一个适用于多种网系的信道误码测试仪。测试仪在传统误码 仪的基础上，实现了以下功能。第一，测试仪带有配套的各种接口，能够与不同 的通信系统连接，适应多种接口的测试要求。第二，测试仪输出的码流速度是可 调的，范围从3 2 k b s 到8 1 9 2 k b s 。第三，测试仪可以手动插入信道模拟单元，实 现具有随机分布特性、一定误码率的信道误码和具有相应延迟时间的信道延迟。 第四，测试仪采用触摸屏作为人机交互单元，具有智能直观的实时显示机制，使 用户能够及时观测到测试仪统计出的误码参数。 本文详细介绍了信道误码测试系统的总体设计方案，利用v h d l 语言在f p g a 芯片上完成了信号处理单元的功能设计和实现，包括以下几个方面： 1 、选择相应接口、工作速率和信号码型； 2 、生成符合设定帧结构的测试系列； 3 、对接收到的信号进行同步判别和误码检测； 4 、模拟信道功能，实现信道误码和信道延时的手动插入； 5 、实现f p g a 与d s p 之间的通信。 关键词：误码率；信道误码测试仪：f p g a ；v ) l 语言；帧结构 分类号：t p 2 0 6 a b s t r a c t a bs t r a c t b i te 仃o r 胁e ( b e r ) i sv e d r 砌u a b l e 锄di m p o r t 觚tt oe v a l 脚en l ep e 墒m a n c eo f c 0 m m u i l i c a t i o n 觚m i s s i o nd e v i c e so rt h eq 眦l i t yo fam m s i i l i s s i o ns y s t e m a n dt l l e b e rt e s t e ri su s e di nt h ep r o d u c t i o nd e b u g g i i l g ，t e s t i n g ，i i l s p e c t i n ga i l dd a y - t o d a y m a i n t e n 锄c ef o r 仃a i l s i n i s s i o ne q u i p m e 鸲w k c hi su s e da sd e t e c t i o nt o o lf o rr e l i a b i l i 锣 o fac o m m ：l i c a t i o ns y s t e m t l l i sd i s s e r t a t i o nc o m e s 丘o map i 捌c a lr e s e a r c hp r o j e c t ，n l ep u 叩o s ei st 0d e s i g n a i l dr e a l i z eab e rt e s t e ri nc o m m u i l i c a t i o nc h a i m e l ，w h i c hc a ns u p p o r tm 锄yt ) e so f n e 咖r k sb a s e do n 舭d s pa n df p g a t h eb e rt e s t e rr e r a l 咖sm ef o l l o 啦劬c t i o i l s b a l s e d0 n l es 仃u c n 鹏o ft r a d i t i o n a lb e r t e s t e r f i r s t l y ，m a n yt ) 伊e so fi n t e r f k eo fb e r t e s t e r 甜e 铡血a ：b l ef - o rc o m m 谢c a t i o ns y s t e m si no r d 筋t 0m e e taw i d er a n g eo fn e t w o r k l i i l e st e s t i i 培r e q u i r e m e m s s e c o n d l y ，t h eo u _ t p u t 讹r a t ei st u n a b l e ，n e a r l yf b m3 2 k b s t 0819 2 k b s ，n l e 恤r d l y ，m ec h a r a c t e r i s t i c so fc o m 蛐i n j c a t i o nc h 砌lc a nb es i n l u l a t e d ， b yi n s e r t i i l gm a i l u a l l y 协ed e l a y 锄l dt h ee r r o rb i to fd i 丘e r e n td i s 仃i b u t i o nc h a m c t e r i s t i c s t h ef 0 删1 l y t o u c h s c r e e ni su s e df o rt h eh _ u l n a n c o m p u t e ri i l _ t e m c t i o l l ，晰lr e a l t 泌l e d i s p l a yi n n l i t i v e l y s ou s e r sc 卸s e e l ei n s p e c t i o nr e s u l t sr e c o r d e db yf p g a i i lt i i i l e 1 1 1 ew h o l ed e s i 盟o fm eb e rt e s t e ri i lc o m m 疵c a t i o nc h 砌l i sm r o d u c t e di n “sd i s s e r t a t i o n t h e i d ll a l l g 眦g ei su s e dt or e a l i z e 健l e 劬c t i o l l so fs i 粤l a lp r o c e s s m g u 疵0 nf p g a n em 抽w o r k 妣l u d e s 也ef o l l o w i n g ： 1 、s e l e c t 啦n l e 帅e so fi n t e r f a c e ，仃u i l 玉【m t e sa i l dp s e u d o m i l d o mc o d e 笛t l l es e n i n g s v i at h et o u c hs c r e e n ； 2 、s e n d i n g l es i g n a la c c o r d i i l gw i t hc e r t a i l l e 咖t u r e ； 3 、d i s t i i 垮l i s h m gs y n c h r o n o l l sc o d e 觚dd e t e c t i n gb i te n d rr a t ef o rm er e c e i v e ds i 伊l a l ； 4 、s 训a t i i 培也ec h a r a c 矧s t i c so fc o m m 嘶c a t i o nc h 咖e lb yi l l s e n i n gt h ee f r o rb i tm l d d e l a ym a i l i i a l l y ； 5 、r e a l i z i i l gc o m m 吼i c a t i o nb 小e e nf p g aa n dd s p k e y w o r d s ：b “e n d rr a t e ；b e rt e s t e ri i lc o 珊m u i l i c a t i o nc h a i l n e l ；f p g a ；v h d l l 锄g w 埋e ；f 阳m es 仃i l c t u r e ； c l a s s n o ：t p 2 0 6 致谢 本论文的工作是在我的导师胡绍海教授的悉心指导下完成的，胡绍海教授严 谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢两年来 胡老师对我的关心和指导。 赵瑞珍教授悉心指导我们完成了实验室的科研工作，在学习上和生活上都给 予了我很大的关心和帮助，在此向胡老师表示衷心的谢意。 赵帅峰教授对于我的科研工作和论文都提出了许多的宝贵意见，在此表示衷 心的感谢。 在实验室工作及撰写论文期间，张国辉、桑珊等同学对我论文中的相关研究 工作给予了热情帮助，在此向他们表达我的感激之情。 另外也感谢家人和朋友，他们的理解和支持使我能够在学校专心完成我的学 k 。 l 、引言 l 引言 1 1 研究背景及意义 自2 0 世纪7 0 年代大规模集成电路和计算机技术得到飞速发展，通信与传感、 计算技术紧密结合，通信功能越来越强，应用也越来越广泛。数字通信因为具有 抗干扰能力强、高质量的远距离传输、方便与计算机连接，易于加密等优点，现 已成为现代通信系统中最主要的通信方式【1 】。 尽管各种数字通信系统有不同的形式和用途，但由于它们信息传输的本质和许 多共同之处，依然可以概括出如图1 1 所示的通信系统信息传输基本模型【2 1 。 图1 - 1 通信系统信息传输的基本模型 f i g u r e l - lt l l eb a s i cm o d e lo f l m m u n i c 撕o ns y s t e m 从图1 1 可以看出，数字通信系统是由信源、加解密设备、编解码设备、调制 解调设备、信道设备等组成的，它的特点有：第一，传输过程中，信道噪声干扰 所造成的差错，需要通过差错控制编码等手段来控制。此时在发送端需增加一个 编码器，接收端增加一个与之匹配的译码器。第二，信息需要进行保密时，在发 送端通过对基带信号进行加密，接收端增加一个与之匹配的解密器进行解密。第 三，由于通信按照一定的速率来传输码元，因而在接收端必须按照与发送端相同 的速率去收码元吲。 评价一个通信系统的主要性能指标有：可靠性、有效性和保密性，误码仪就 是一个高效的可靠性测量工具。误码是指系统设备实际运行时接收到的数据信号 与发送出的数字信号之间的某些比特发生了差错；误码率是指在测量时间内误码 的数目与数字流码元总数之比。在通信系统中，无论是各种噪声源、定位抖动、 码间干扰、电磁设备干扰、邻近波道干扰以及设备故障等原因，都有可能使数字 传输的接收端出现误码，因此误码可以说是传输系统的一大危害，轻则影响系统 的稳定性，重则造成通信传输中断【4 】。所以，在通信设备的生产和通信系统的日常 维护过程中都需要检测这些通信设备的误码性能，以保证通信设备的性能达到系 统运行要求。 北京交通大学硕七学位论文 误码测试仪可用于评价通信系统的优劣，信道的质量，编码、解码系统的性能 以及当前工作环境噪声的情况，被广泛应用于电信、电力、军队等领域，是数字 传输设备的生产、检验以及维护、维修中不可缺少的设备【5 】。而且由于测试仪器相 对比较昂贵，最新研制的误码测试仪更多的是专注在相应的领域，不再追求测试 功能的完备性，重点考虑仪器的实用性和方便性，朝着小型便携化的方向发展。 信道误码测试仪就是基于实用、方便、经济方面的要求来进行设计研发的。误 码测试系统以f p g a + d s p 为平台，同时具备f p g a 和d s p 的优势，提高了测试仪的 软件化、智能化程度，具有以下的优点： l _ ) 测试仪采用f p g a + d s p 的双芯片结构，其计算能力相对单芯片系统更加强大， 而且更大限度发挥了两种芯片的性能潜力。 2 1 信道误码测试仪将d s p 作为系统的主控器，f p g a 上电后由d s p 来完成配置。 单f p g a 实现复杂的控制会比较困难，而单d s p 实现大数据量的重复计算也很困 难，所以无论采用f p g a 还是d s p 的单芯片方案，开发难度都会不小。采用 f p g a + d s p 双芯片，虽然成本比单芯片系统稍高，但降低了开发难度，加快了 产品的研发速度。 本学位论文是结合与某工厂的合作课题完成的，主要目标是设计一个适配于 各种网系接口的信道误码测试仪，用于检测各种干线传输设备的功能和性能。测 试仪利用v h d l 语言实现多种接口选择、多种传输速率选择、多种信号码型选择， 并且模拟了信道功能，实现手动插入误码及延时。 1 2国内外研究现状 随着数字通信技术的发展以及对通信设备性能要求的提高，误码测试技术的 研究也得到飞速发展。a g i l e n t 、t e n i x 等国外仪器生产厂商都分别推出了各种 型号的误码测试仪，如a 西l e n t 公司的p 啦r e r t 8 1 2 5 0 并行误码率测试仪，n 4 9 0 6 a 、 n 5 9 8 0 a 串行误码率测试仪和n 4 9 0 3 a 高性能串行误码率分析仪等。但是由于这些仪 器主要是面向国际市场，需要兼顾各种制式，使其尽量具备完善的功能，因此这 些误码仪通常价格比较昂贵，面板操作复杂，维修相对也较困难。而且有些误码 仪的功能由于并不完全符合我国电信网目前所采用的标准，也就成了冗余部分。 近几年来，国内也研制出了几种误码测试仪，如中国电子科技集团第四十一 所研制的a v 系列误码测试仪：a v 5 2 3 2 c 型2 m 误码测试仪、a - v 5 2 3 3 d 型误码测试仪、 a v 5 2 3 2 d 型2 m 8 m 误码测试仪等。这些误码仪的测试接口相对比较单一，也就限 制了误码仪的使用范围l 6 j 。 从表1 1 的国内外一些设备的性能特点可以看出，目前误码仪的研究主要朝着 2 1 、引言 小型便携化、智能化以及功能模块化等方面发展。随着数字信号处理器( d s p ) 与现 场可编程门阵列器件( f p g a ) 的快速发展，新型误码仪大多采用d s p + f p g a 来实现 其核心模块的功能。这样不仅提高了误码仪系统的硬件集成度，同时也减少了硬 件和软件设计的复杂度，而且由于f p g a 的可拓展能力强，后期可以很方便地根据 实际需要对系统进行软件升级。 表1 1 误码仪性能特点 t a b l e 1 - 1 l ep e r f o m 锄c ec h 啪m 嘶s t i c so f m eb r et e s t e i 。 型号特性 公司 l 、产生和分析3 3 3 m b p s 2 7 g b p s 的数据 2 、每通道8 m b i t 存储深度 p m b e r 2 3 、提供建立保持时间，通道间时滞、抖动和相位容限结果 4 、提供高低电平、幅度、阈值容限的品质因素分析结果a g i l e n t l 、产生分析5 0 m b p s 3 6 g b p s 或9 5 g b p s 1 2 5 g b p s 的数据 ( 美国安捷伦) 2 、码型发生器和误差误码检测器 n 4 9 0 6 b 3 、突发猝发码型的快速位同步，良好的精确性和灵敏度 4 、w i n d o w sx p 操作系统、触摸屏，体积小巧 l 、可完成2 0 4 8 m b p 幽4 k b p s 信道误码测试 2 、电平和频率测量，仪表内部时钟具有很高的精度 s u n s r e t l c o m s u n l i t e e l3 、终端、监测、高阻模式，在线与离线测试模式 ( 美国胜利 4 、频偏测试、时延测试，查看帧同步和复帧同步 电讯公司) 5 、环路时延测试及自动应激测试 1 、支持5 0 b p s 5 0 m b p s 连续数据速率及外部时钟 2 、支持2 0 4 8 m b p s 、8 4 4 8 m b p s 、3 4 3 6 8 m b p s 电信速率 a v 5 2 3 3 c 3 、具有比特误码、编码误码及2 m b ，s 的帧误码 4 、丰富的测试图形和多种告警测试功能中国电子 5 、可打印测试结果和测试条件，支持触发打印 科技集团 l 、测试2 m b ，s 的帧误码、比特误码和编码误码，单次、比 第四十一所 率误码插入 2 、无信号、失步和全“l ”告警，误码声音告警 a v 5 2 3 2 c 3 、收发联动设置，菜单操作，按键锁定，掉电保护 4 、手持式，内部可充电电池、外部直流电源 5 、微型打印机接口，支持定时打印和触发打印 1 3 论文研究内容和组织结构 论文主要研究内容如下： l 、了解项目设计的任务要求，搜集、查阅与项目相关的资料，包括v h d l 语 3 北京交通大学硕+ 学位论文 言和) ( i l i l l ) 【开发软件l s e 、m 序列以及a 接口、v 3 5 接口、e 1 接口、e 2 接口等接 口类型的协议。 2 、熟悉项目系统硬件设计和功能设计，对项目已经完成的功能设计1 3 】进行调 试，修改程序错误，这部分主要是接口选择和帧结构实现以及m 序列产生。 3 、对项目未完成部分的功能进行设计、仿真、板上调试，最终完成整个误码 测试系统进行现场调试和最终实现。这部分主要包括帧同步判别、误码判别、误 码和延时的插入等。现场调试表明测试结果符合项目要求，目前该设备已经交付 使用。 全文结构如下： 第一章为综述，主要介绍了课题的研究背景和信道误码测试系统开发的实际 意义，最后提出了本文的主要研究工作和论文的组织结构。 第二章概括了f p g a 开发的相关基础知识，包括f p g a 芯片的结构、f p g a 开发工具及流程等内容，为后面的设计工作做好知识储备和铺垫。 第三章介绍了测试系统的总体结构及设计原理；给出了f p g a 单元的功能设 计，包括信号源单元和信道模拟单元的功能设计；描述了f p g a 与各部分的接口 关系，包括f p g a 与d s p 之间、f p g a 与接口控制单元之间的接口。 第四章是论文所做的重点研究之一，实现了系统信号源部分的设计与实现， 包括发送端测试信码的产生发送、接收端帧同步判别和误码计数以及测试结果显 示标志在触摸屏的显示等。 第五章是论文所做的重点研究之一，实现了系统信道模拟部分的设计与实现， 包括信道误码模拟、延时模拟和数据总线的输入输出选择。 第六章是设计与实现结果的展示和全文总结。 4 3 、信道误码测试系统总体方案 2f p g a 芯片及其开发工具介绍 本章主要介绍设计过程中需要用到的一些基础知识，包括f p g a 芯片、f p g a 开发所需工具和开发流程等。 2 1f p g a 简介 f p g a ( f i e l dp m g r a m m a b l eg a ：t e s 岫，现场可编程门阵列) 是作为专用集成 电路领域中的一种半定制电路出现的，既具有门阵列器件的高集成性和通用性， 又具有可编程逻辑器件的灵活性，可以实现动态配置、在线系统重构及硬件软化、 软件硬化等。f p g a 的应用十分广泛，从数据处理和存储、仪器仪表、高速电信设 备到最新的基于f p g a + d s p 的协同处理平台等复杂系统的设计【7 1 。 下面详细介绍与f p g a 芯片有关的几个方面。 2 1 1f p g a 的结构特征 f p g a 内部最主要的、设计过程中最需要关注的部件有6 部分【8 】，分别为输入 输出模块( i n p u 们u t p u tb l o c k ，i o b ) 、可配置逻辑块( c o i l f i g u r a b l el o 西cb l o c k c l b ) 、块删( b l o c k 删) 、数字时钟管理器( d i g i t a lc l o c km a i l a g e r ，d c m ) 、 布线资源和乘法器( m u l t i p l i e r ) ，如图2 - 1 所示。 图2 - 1f g p a 的内部示意图 f i g ：u i e 2 - 1m es c h e m a t i cd i a g r a mo ff p g ai n s i d e l 、输入输出模块( 螂u 们u t p u tb l o 咄i o b ) i o 模块是f p g a 内部资源与外界电路之间的接口，提供输入缓冲、输出驱动、 接口电平转换、阻抗匹配、延迟控制等功能，具有低功耗、高速连接的特点。高 端的f p g a 还提供了d d r 输入输出接口和高速串行接口( s e r d e s ) 等功能。因此， 北京交通大学硕士学位论文 通过软件的灵活配置，就可以实现不同电气特性下对输入输出信号的驱动与匹配 要求。 x i l i l l ) 【的新款f p g a 芯片都内置多组i o ，而且每组狄) 都能够独立地支持不 同的的标准，如l v t t l 、l v c m o s 、p c i 和l v d s 等，这样f p g a 就能够方便 地应用在各种电路中。 2 、可配置逻辑块( c l b ) c l b 是f p g a 可编程能力的主要承担者，是其最基本的逻辑单元。c l b 的 实际数量和特性会依器件的不同而不同，一个大规模的f p g a 通常含有数量巨大 的c l b 。x i l 血的f p g a 芯片中，c l b 由多个( 一般为4 个或2 个) 相互独立的 s l i c e 和附加逻辑构成，s l i c e 是x i l i l l ) 【公司定义的基本逻辑单位，内部包括查找表 ( l u t ) 、触发器、进位链、算术逻辑、存储逻辑和选择器等资源。 l u t 本质上是一个有4 位地址线的ra m ，f p g a 开发软件会自动根据用户 描述出的逻辑电路去计算逻辑电路所有可能的结果，并将结果生成真值表，在 f p g a 配置时加载进l u t 这个r a m 。这样，每输入一个信号进行逻辑运算后就等 于输入一个地址进行查表，找出u j t 上地址对应的内容l 9 j 。 进位链贯穿c l b 阵列的每一列。f p g a 开发软件在给加法器布局时，会自动 将其布在一列上，以便使用进位链资源，使加法器实现最短关键路径，获得最高 的工作频率。 c l b 内部的选择器没有选择端，通路选择通过f p g a 综合配置后实现。例如 与c l k 相连的选择器就包含两个输入，一个是c l k ，另一个是反相后的c l k 。 如果设计要求触发器在时钟上升沿触发，那么经过综合、布局布线、生成配置文 件加载到f p g a 之后，c l k 将作为该选择器的输出；若要求下降沿触发，则选择 反相后的c l k 。 3 、块r a m ( b l o c 姒m ) b l o c kr a m 是单纯的存储资源，但是要一块一块的用，不像分布式r a m ， 想要多少b i t 都可以。根据器件不同，b l o c k 删大小也不相同。因此b l o c k ra m 资源的多少也是f p g a 评估、芯片选择时的重要考虑因素之一。具体设计时， b l o c k r a m 可以配置为单端口洲、双端口r a m 、伪双端口r a m 、内容地址存 储器c a m 、f i f o 等存储结构。 4 、数字时钟管理器( d c m ) ) ( i l i i l 】( 近几年推出的f p g a 器件都提供了高性能的数字时钟管理器( d i g i t a l c l o a km a i l a g e r ) 。d c m 把高性能的时钟直接整合到f p g a 全局时钟分配网络中， 解决了很多常见的时钟问题，包括消除时钟的延时、频率的合成及时钟相位的调 整等【l 们。 6 3 、信道误码测试系统总体方案 5 、布线资源 布线资源连通f p g a 芯片内部所有单元，连线的长度和工艺决定着信号在连 线上的驱动能力和传输速度。布线资源通常根据其结构和用途分为【1 1 】： ( 1 ) 短线资源：连接局部逻辑器件，连线不会占用太多的空间，而且带来的延迟 较小。经过逻辑器件的进位链就属于这类短线。 ( 2 ) 长线资源：专门用于长距离通信，用来完成芯片b a n k 间的高速信号。 ( 3 ) 全局布线资源：用来实现芯片内部全局时钟和全局复位置位。 ( 4 ) 分布式的布线资源：专门用来传送时钟、复位等控制信号。 2 1 2f p g a 配置模式和基本特点 ) ( i l i l l ) 【公司生产的f p g a 都是基于s r a m 工艺的，在使用时需要外接一个片 外存储器以保存程序。加电时，f p g a 芯片将外部存储器中的数据读入片内洲， 配置完成后f p g a 进入工作状态。掉电后，f p g a 恢复为白片，内部逻辑关系消失。 因此当需要修改f p g a 功能时，只需修改e p r o m 内程序或换一片e p r o m 即可【7 1 。 f p g a 有多种配置模式：并行模式为一片f p g a 加一片e p r o m 的方式；主从 模式可以支持一片p r o m 配置多片f p g a ；串行模式采用串行p r o m 配置f p g a ； 外设模式可以将f p g a 作为微处理器的外设，由微处理器对其编程。论文介绍的 信道误码测试系统采用的是并行模式。 f p g a 芯片由于使用时非常灵活，逐渐成为提高系统集成度、可靠性的最佳 选择之一。它的基本特点主要有： ( 1 ) 是a s i c 电路中设计周期最短、开发费用最低、风险最小的器件之一； 可做其它全定制或半定制a s i c 电路的中试样片； ( 2 ) 芯片内部有丰富的触发器和i o 引脚； ( 3 ) 芯片采用高速c h m o s 工艺，功耗低，可以与c m o s 、t t l 电平兼容。 2 1 3 主流的f p g a 芯片厂商及其代表产品 f p g a 供货商基本全部来自美国公司，包括) ( i l i l l ) 【、舢t i 珊、l a ：t t i c e 、a c t e l 、 a 咖e l 等，其中以x i l i n x 和舢t e m 的市场占有率最大，几乎占据了8 0 以上的市场 份额。其他的厂家主要是针对某些特定的应用，比如a c t e l 公司一直供应反熔丝结 构的f p g a ，是军品级和宇航级器件的主要供应商。目前国内市场主要是使用的是 ) ( i l i l l ) 【和舢t e m 各系列产品【1 2 l 。 7 北京交通大学硕士学位论文 1 、) 【i l i n x 公司主要产品系列 x i l i r 是现场可编程逻辑阵列这一创新性技术的首创者，也是全球领先的可编 程逻辑完整解决方案的供应商。目前) ( i l i n x 的主流f p g a 分为两大类，一种侧重 低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如s p a n a i l 系列；另 一种侧重于高性能应用，容量大，性能可以满足各类高端应用，如系列。 用户可以根据自己实际应用要求，进行选择。表2 1 介绍x i l i l l ) 【公司当前开发生产 的几类产品【1 3 j 。 表2 1x i l i n x 公司当前开发生产的几款产品 t a b l e 2 一lm es e r i e sp r o d u c t so f x i l i 似c o m p 锄yd e v e l o p i n g 型号推出年份特点 1 、采用o 1 5 啪工艺、1 5 v 供电内核； v i m x - i i2 0 0 2 年 2 、大规模、高端f p g a 产品； 1 、结构与v i n c ) d i 类似，1 2 v 供电内核； s p a r t a n - 3 3 l2 0 0 3 年 2 、全球第一款9 0 n m 工艺： v i n e x - u p r o 2 0 0 4 年 1 、基于v i n e ) 【i i 的结构，内部集成c p u 和高速接口 l 、基于s p a r c a i l 一3 3 l ，对性能和成本进一步优化； s p a r t a n - 3 e 2 0 0 5 年2 、针对逻辑比i o 数更重要的应用，使用与逻辑集成、 d s p 协处理和嵌入式控制： 1 、采用9 0 i l i i l 铜工艺，3 0 0 m m 晶片技术生成； v i r t e x - 42 0 0 5 年 2 、具有多个平台，l x 高性能逻辑、s x ：超高性能信 号处理、f x ：嵌入式处理与串行连接功能： l 、采用6 5 姗铜工艺降低功耗； v i r t e x - 52 0 0 7 年2 、提供四种新平台，在高性能逻辑、串行连接、信号 处理和嵌入式处理方面实现了很好的平衡； l 、提供了最高的i o 逻辑单元及广泛的连接功能； s p a n a n - 3 a 2 0 0 8 年 2 、支持各种i o 标准以及大量预制的l p 解决方案； 1 、采用4 0 姗工艺，1 0 v 供电内核； v i n e x 62 0 0 9 年2 、进行了最合适的组合优化，包括灵活性、硬内核i p 、 收发器功能以及开发j 具支持； l 、2 8 n m 高性能低功耗工艺、创新的堆叠硅片互联技术： v i r t e x 72 0 1 0 年 2 、满足高性能的连接宽带、逻辑容量和信号处理； 2 、舢t e m 公司f p g a 主要产品系列 t e r a 公司是世界上“可编程芯片系统”( s y 啦mo n ap r o g r a m m a b l ec l l i p ，s o p c ) 解决方案倡导者，舢t e r a 拥有自己的软件工具、可编程逻辑技术、知识产权( p ) 以 及技术服务，可以提供高质量的可编程解决方案。 目前魁t e m 的主流f p g a 分为两大类：一种侧重低成本应用，容量中等，性 能可以满足一般的逻辑设计要求，如c y c l o n e ，c y c l o n e i i ；另一种侧重于高性能应 用，容量大，性能可以满足各类高端应用，如s t a i t i x ，s 僦i x i i 等。用户可以根据 自己实际应用要求，进行选择。表2 2 介绍舢t e m 公司当前开发生产的几类产品【1 4 1 。 8 3 、信道误码测试系统总体方案 表2 2a l t e r a 公司当前开发生产的几类产品 t a b l e 2 - 2n l es e r i e sp r o d u c t so f a k m c o m p a n yd e v e l o p i n g 型号推出年份概述 1 、具有0 1 3 啪工艺、1 5 v 供电内核： s 订a 石x 2 0 0 2 年 2 、集成硬件乘加器，适合高端应用。 1 、具有o 1 3 啪工艺、1 5 v 供电内核； c y c l o n e ( 飓风)2 0 0 3 年 2 、与s t r a t i x 结构类似，性价比不错，是一 种适合中低端应用的通用f p g a 。 1 、具有9 0 啪工艺，1 2 v 供电内核； s 饥l t i x i i 2 0 0 4 年 2 、属于大容量高性能f p g a 。 1 、具有9 0 啪工艺，1 2 v 供电内核、硬件 c y c l o n e i i 2 0 0 5 年乘法器； 2 、性能和c y c l o n e 相当，属于低成本f p g a 。 l 、采片j6 5 n m 铜工艺； s 臼r a t i ) 【i i i 2 0 0 6 年 2 、首个支持d d r 3 的f p c 认； 1 、采用6 5 胁铜上艺； c y c l o n ei i i 2 0 0 7 年 2 、同时实现了低功耗、低成本和高性能 2 1 4 s p 酬胁一3 e 芯片介绍 s p a r t a l l 3 ef p g a 芯片支持低成本的串行s p i 、支持区域时钟、配置了并行 f l a s h ，同时芯片的i o 还兼容p c i 5 4 6 6 和p c i x 。表2 - 3 总结了s p 删e 系列产 品特性，这些特性使s p a n 趾3 e 能以更少的外设完成更多的功能，使其具有低 价格、性能优化的特点。s p a r t 趾一3 e 系列有x c 3 s 1 0 0 e 、x c 3 s 5 0 0 e 、x c 3 s 1 2 0 0 e 、 x c 3 s 1 6 0 0 e 等5 个种型号，本项目中f p g a 选择了芯片x c 3 s 2 5 0 e 。 表2 3s p a r t 锄3 e 系列f p g a 产品特性 i 砧l e 2 3m ep r i ) d u c tp f o p e r i yo fs p a r l a n3 e 特性优点 最低的逻辑成本9 0 n m 工艺实现了业界最低的单位逻辑成本。 实现最低成本的 器件沈嘈脚支持全部的s e l e c ti o ，实现了廉价的高速连接功能，提 供如下的连接方案：兼容p c i3 2 3 3 和6 4 6 6 ；兼容p c ix1 0 0 m h z ； 连接功能 物理连接和系统元件；1 8 种标准i o 标准，d d ri o 寄存器，d c m 。 成本最低的高性能以每秒高达9 1 亿次得乘累加( m a c ) ，实现紧密的d s p 结构，例如 d s p 解决方案m a c 引擎和自适用全并行f i r 滤波器等。 成本最低的嵌入式 构建的m i c r 0 b l a 臻3 2 位软处理器，并将全部的控制功能、处理引擎 和附加支持逻辑即成剑单个成本效益平台内，以提供完整的，带 解决方案 有硬件、软件、工具与设计实例的定制解决方案。 s p a n 锄一3 e 系列突破传统的f p g a 配置方式，采用s p i 与b p i 两种新的 灵活的加载方式 f l 豁h 配置模式。 9 北京交通大学硕士学位论文 2 2f p g a 开发所需工具 2 2 1 硬件描述语言v h d l v ) l ( v e 巧- h i g h s p e e di n t e 刚e dc i r c u i th 纵1 w a r ed e s c r i p t i o nl a i l g u a g e ) 是 一种并行语言，主要用于描述数字电路系统的结构，行为，功能和接口。除了含 有许多具有硬件特征的语句外，v h d l 的语言形式、描述风格与句法与一般的计 算机高级语言都很相似。1 9 8 7 年v h d l 被美国国防部和m 髓确定为标准的硬件 描述语言【1 6 j 。 v h d l 语言的最大特点是描述能力极强，覆盖了逻辑设计的诸多领域和层次， 并支持众多的硬件模型。应用v h d l 进行系统设计，其功能强大，具有可移植性、 独立性、可操作性、灵活性等特点。具体而言，v h d l 有一些特点【l 7 】： l 、v h d l 语言设计方法灵活 v h d l 语言支持自顶向下( t o pd o 、1 1 ) 和基于库( l i b r a r y b 嬲e d ) 的设计方法，还 支持同步电路、异步电路、传输延迟、惯性延迟等，可以准确地建立复杂电路的 硬件模型。 2 、v 玎) l 语言硬件描述能力强 v 玎) l 语言具有多层次描述功能，既可以描述系统级电路，又可以描述门级 电路。另外v h d l 语言数据类型丰富，有预定义和自定义多种数据类型，给硬件 设计带来较大的自由和方便。 3 、独立于工艺的设计 在用v h d l 语言进行系统硬件设计时，不需要考虑芯片的工艺，甚至具体的 芯片，只要在设计描述完成后，通过设计工具将描述映射成不同的工艺就可以了。 这样在改变芯片时，并不需要改变原设计程序，只要改变相应的映射就可以。 4 、v 】l 语言标准、规范，易于共享和移植 v 玎) l 是一种标准化的硬件描述语言，比较严格的语法使得设计者的阅读和 使用都方便很多。另外在用v 玎) l 语言进行系统硬件设计时，最主要设计文件是 用v 玎) l 编写的源代码，而v h d l 代码结构的模块化，也使设计易于修改和移植。 2 2 2 开发平台_ i s e 9 2 i i s e 9 2 i ( m t e g m 溆ls o r 馓鹏e n b i r o n m e n t ) 是由x i l 曲【公司提供的集成化开发 平台，集成了大量实用工具，可以完成包括代码编写、库管理、逻辑综合、仿真 验证、布局布线以及下载等几乎f p g a 开发的全套流程。 1 0 3 、信道误码测试系统总体方案 i s e 具有以下特点【1 8 】： 1 、i s e 9 2 i 是一个集成环境，集成了输入、仿真、综合、布局布线、配置下载等 全套f p g a 设计工具，使得设计变得方便快捷，大大提高设计效率。 2 、i s e 9 2 i 的界面采用了可视化编程技术，整个设计过程只需按照界面组织结构 依次单击相应的按钮或选择相应的选项即可。 3 、x i l i 似公司的官方网站上有相关软件使用说明、软件安装包及更新、硬件资料、 参考设计教程等。网站的技术支持加上i s e 9 2 i 本身的本地帮助和在线帮助， 可以很好地解决设计过程中可能遇到很多问题。 4 、通过i s e 9 2 i 的辅助功能，可以使用编写向导生成文件头和模块框架、使用语 言模板帮助编写代码。另外，使用c o r eg e 鼬r 工具可以调用i s e 9 2 i 自带的 i p 核，减少了设计难度，提高了设计效率。 5 、i s e9 2 i 使用新s m a r t c o n l p i l e 技术，改善了映射、布局和布线算法，使设计的 运行时间平均加快近2 5 倍。 2 2 3 仿真软件m o d e l s i m m o d e l s i m 是m e n 幻r 公司开发的一款功能强大的仿真软件，可以用于设计、编 译、仿真、测试、调试等开发过程中。m o d e l s i n l 的图形化界面，使用户操作起来 非常灵活，设计者可以通过菜单、快捷键和命令行的方式进行工作【1 9 l 【2 0 】。 虽然m o d e l s i m 是一个独立的仿真工具，工作的时候并不需要其他软件的协 助。但i s e 开发环境通过给m o d e l s i m 预留的接口，使其成为第三方嵌入工具，这 样设计者可以直接从i s e 环境中启动m o d e l s i m 工具进行仿真。 仿真一般分为功能仿真，门级仿真和时序仿真。功能仿真也称前仿真，用于 设计的最初阶段，主要验证电路的功能是否符合设计要求，不考虑电路门延迟与 路径延迟。门级仿真和时序列仿真也称后仿真，主要对综合后生成的门级网表进 行仿真，综合考虑电路的路径延迟与门延迟的影响。m o d e l s 妇支持综合前、后仿 真，以及时序仿真。m o d e l s i i n 作为f p g a 验证工具，主要有以下几个特点【1 5 l ： l 、实现r 1 r l 和门级优化，具有本地编译结构，编译仿真速度快； 2 、支持v h d l 和v e r i l o g 混合仿真； 3 、具有源代码模版、助手以及项目管理功能； 4 、集成了性能分析、波形比较、代码覆盖、数据流、虚拟对象、窗口显 示信号值、信号条件断点等众多调试功能； 5 、支持s y s t e m v c 时l o g 的设计功能； 6 、对系统级描述语言的最全面支持，包括s y s t e m v e r i l o 舀s y s t e m c ，p sl 等。 北京交通大学硕士学位论文 2 2 4 在线逻辑分析仪c h i p s c 叩ep r 0 9 2 i c l l i p s c o p ep r 0 9 2 i 是x i l i l l ) 【公司推出的在线片内信号分析工具，它的的主要功 能是通过j 1 a g 调试口，实时地读出f p g a 内部信号。c b j p s c o p ep r 0 9 2 i 的基本工作 原理是利用f p g a 的内部逻辑和内部未使用的b l o c k r a m ，根据插入的调试核所带 的触发条件捕获信号并保存到这些b l o c 中，然后再通过j t a g 口将信号数据 返回到计算机，并在计算机屏幕上显出示信号的时序波形，方便开发者分析其设 计的正确性【l2 。 c 1 1 i p s c o p ep r 0 9 2 i 软件包含3 个工具瞄1 j ： 1 、c l l i p s c o p ep r 0c o r eg e n e r a t o r ( 核生成器) ：根据设定条件生成在线逻辑分析 仪的调试核，包括综合控制核( i c o n ) 、综合总线分析核( i b o p b ) 、综合逻 辑分析核( i l a ) 等，这些调试核提供了触发、控制、跟踪捕获能力。 2 、c l l i p s c o p ep r 0c o r eh l s e n e r ( 核插入器) ：在综合后的设计中插入生成的调试核， 然后再进行一次综合后，最后将生成的配置文件下载进f p g a 芯片，此时可以 利用c l l i p s c o p ep r oa n a l y z e r 观察信号波形。 3 、c l l i p s c o p ep r o 加试y z e r ( 分析器) ：对边界扫描链上的器件进行触发配置，捕获、 跟踪f p g a 内部信号，并实时显示出波形。 c l l i p s c o p ep r 0 作为在线逻辑分析仪，提供了片上调试和验证功能，克服了传 统调试过程中的最很多障碍，具有以下特点峭j ： ( 1 ) 成本很低。只需要一根下载用的j t a g 线就可以与f p g a 相连，实现信 号分析，不需要附加大量探头。 ( 2 ) 灵活性好。捕捉的信号数量和存储深度由芯片内未用的b l o c k r a m 数量 决定，剩余的b l o c k r a m 越多，捕捉的信号数量和存储深度就越大。 ( 3 ) 方便易学。c l l i p s c o p ep r