（光学工程专业论文）超高像素ccd图像采集系统的研究与设计.pdf

浙江大学颓士学位论文 摘要 电荷耦合器件( c c d ) 是目前应用较广的光电成像器件，基于c c d 的图像采集系统 在军事，航天，医学，化工等领域有着广泛的应用，在目前市场上的c c d 以百万级像 素为主，而千万像素的c c d 在图像采集和处理系统中的应用还停留在实验室阶段，一 般只在特殊的项目中有所采用。 在实现千万级超高像素c c d 的图像采集系统的时候，最大的困难和瓶颈就是超大 数据量的处理和传输。本文引入了并行处理的概念，提出了一种新型的c c d 并行多路 输出的驱动电路，将数据量分成四路子系统，利用这四路子系统并行转换、传输和处理 的技术，成功的解决了系统在数据量和处理能力之间的瓶颈。 以此为基础，本文还进行了系统其它部分的电路原理图设计和p c b 板设计；在掌 握和熟悉u s b 总线协议后，对系统进行了软件编程，使之实现既定的功能；最后进行 了系统的调试和采集试验，调试分数据传输和图像采集两个部分，图像采集试验表明本 系统在电路上是确实可行，并且实现了既定的功能。 论文的第一章阐述了本课题的背景，本论文研究的主要内容和意义；第二章介绍了 基于超高像素c c d 的图像采集系统；第三章结合系统的原理框图和细化后的结构框图， 提出和分析了本系统的硬件电路设计方案；第四章主要介绍了在开发本系统时用到的两 个基本协议，u s b 协议和i i c 协议；第五章是系统的软件部分设计，主要阐述了u s b 设备的的软件设计流程：第六章是误差来源分析和实验结果，先阐述了本系统可能存在 的误差来源，最后介绍了系统调试过程和实验结果；第七章对整个系统进行了总结并提 出了的可改进的地方。 关键词：超高像素，电荷耦合器件，图像采集，通用串行总线 浙江大学颈学位论文 a b s t r a c t a tp r e s e n t ，c c di so n eo f t h em o s tw i d e l yu s e do p t - e l e c t r i cd e t e c t i v ed e v i c e ，t h ei m a g e a c q u i r i n gs y s t e mb a s e do nc c di sa l s ow i d e l ya p p l i e di nm a n yf i e l d ss u c ha sm i l i t a r y , a i r c r a f t ，m e d i c i n e ，c h e m e n g i n e e r i n g c c d sw i t hm e g ap i x e l sa r ep o p u l a ro nt h em a r k e t ， t h ei m a g ea c q u i s i t i o na n dp r o c e s s i n gs y s t e mb a s e do nt e n - m e g ac c d i ss t i l lo nt h es t a g eo f r e s e a r c ha n dd e v e l o p m e n ta tt h el a b b a s e do np r e s e n ts i t u a t i o n ，an o v e li m a g ea c q u i r i n g s y s t e mw i t hv e r y h i g hs o l u t i o nc c di sp r o p o s e di nt h i sp a p e r , d u et ou s i n gav e r y h i g h s o l u t i o nc c d ，t h es y s t e me m p l o y sap a r a l l e lc o n c e p tt oh a n d l et h eh i g hm o u n to fd a t aa n d t h eh i g hd a t at r a n s f e rr a t e ，a n ds o l v e st h eb o t t l e n e c kb e t w e e nt h ep r o c e s s i n ga b i l i t ya n dt h e h u g em o u n to fd a t a ab r i e fi n t r o d u c t i o no ft h ep r o j e c ti n c l u d i n gt h em a i nc o n t e n to ft h ep a p e ra n dt h e s i g n i f i c a n c eo ft h es y s t e mi sf o r m u l a t e di nt h ef i r s tc h a p t e r s c h a p t e rt w oi n t r o d u c e dt h e b a s i cp r i n c i p l eo fc c d ，c c d 。sd e v e l o p m e n t ，p r e s e n t ，t e n d e n c ya n dt h es t r u c t u r eo fi m a g e a c q u i r i n gs y s t e mb a s e do nc c d i ti sg i v e ni nc h a p t e rt h r e et h a tt h eh a r d w a r ed e s i g n so f s y s t e m t h ef o l l o w i n gt w oc h a p t e r sf o r m u l a t et h ep r o t o c o l su s e di nt h i ss y s t e ma n dt h e s o f t a v a r ed e v e l o p m e n to ft h e m a tl a s t ，t h ep e r f o r m a n c eo ft h i si m a g ea c q u i r i n gs y s t e mi s a n a l y z e di nt h es i x t ha n ds e v e n t hc h a p t e r s ；h e r es u m m a r yo ft h ew h o l es y s t e mi sa l s o d i s c u s s e d k e y w o r d ：v e r y h i g hs o l u t i o n ，c c d ，i m a g ea c q u i r i n g ，u s b u 浙江大学硕士学位论文 第一章绪论 电荷耦合器件( c h a r g ec o u p l e dd e v i c e ，c c d ) 是2 0 世纪7 0 年代发展起来的新型半 导体光电探测器件。最初的c c d 是由美国贝尔实验室的w s b o y l e 和g e s m i t h 发明， 随后提出的一维势阱模型非稳态理论奠定了c c d 发展的理论基础。与传统的固态电子 器件用电流或电压来表示信号的方式不同，c c d 是用电荷来表示信号的，因此c c d 对 信息的表达具有更高的灵敏度和准确性。另外，由于利用c c d 处理信号兼有数字和模 拟两种信号处理技术的长处，所以目前基于各种c c d 传感器的图像采集处理系统已广 泛地用于天文、遥感、军事、化工等领域已经充分显示了其高分辨率、商准确度和高 可靠性的优点。 1 1c c d 及其图像采集系统的发展 从上世纪7 0 年代至今，c c d 图像传感器经过近3 0 年多的发展，目前在技术和制造 工艺上已经成熟并实现了商品化。c c d 图像传感器从最初简单的8 像元移位寄存器发展 至今，已具有数百万至上千万像元。由于c c d 图像传感器具有很大的潜在市场和广阔的 应用前景，通过国内外专家和公司的不懈努力，c c d 图像传感器的研究和应用取得了令 人瞩目的成果。从1 9 9 3 年德州仪器公司报遭1 0 2 4 ) 7 2 d b ) ；数据传输率高达2 7 m h z ： 可以实现单路，双路和四路同时输出； 崞又、 、 、 t 图3 - 2g r f 4 0 5 2 m 电子快门的实现 另外，f t f 4 0 5 2 m 具有半电子快门的功能。利用复位信号c r 加n - - 个直流驱动信号 v n s a ：，可将c c d 已积累的光生电荷完全移除( 如图3 - 2 b 所示) 。当v n s 的电位在1 0 v ( 女n 圈3 - 2 a l t 自线1 所示) ，则在n 沟道中就可以存储电荷：当降低到o r ( 如图3 - 2 a 1 曲线2 所示) ， 则电荷向相邻的电荷包流动( 即垂直于纸面的方向) ；若继续降低v n s 的电平( 如图3 - 2 a 曲线4 所示) ，则电荷就被倾泻到n 衬底中，这个动作是c c d 所有像元同时完成的，所以 1 0 塑堡奎兰堡主兰竺丝兰 就实现了电子快门关的功能。再配合高速的机械快门，可以使快门时间达到1 0 4 秒，这 个量级的快门时间是传统相机很难实现的( 如图3 - 2 b 所示) 。 3 1 2c c d 驱动模块选择 c c d 驱动模块提供c c d 所需的驱动信号，使之能够正常工作。c c d 的驱动电路 设计，一般有两种方案。一是用f p g a 或者是c p l d 产生c c d 的时序驱动信号，用模 拟电路( 功率放大三极管和电位器) 实现对c c d 的直流电平驱动信号；另一种则是用专 用的c c d 驱动芯片，实现对c c d 的驱动。前者要求开发者对硬件描述语言熟悉，而且 实现灵活，方便功能的升级和扩展：而第二种方案则只恶对寄存器进行设置，编程简单， 可扩展性上稍差。综合考虑了开发难度和系统的性能要求，本系统的c c d 的驱动电路 采用的是第二种方案，利用s s a 8 1 0 3 时序脉冲产生器和t d a 9 9 9 1 垂直驱动器共同产生 c c d 所需要的时序。 s s a 8 1 0 3 是p h i l i p s 公司出品的配合全帧c c d 的时序脉冲产生器( 其结构框图如图 3 - 3 所示) ，它能够产生c c d 的驱动信号、c d s 采样保持的脉冲信号、钳位脉冲信号和同 步信号f 8 ，完全能够适应f i t 4 0 5 2 m 的需求。 图3 - 3s a a s l 0 3 的结构框图 此外，s a a s l 0 3 有多种休眠模式可供选择，并由i i c 串行总线对其寄存器进行设置。 l l 塑垩奎兰堡主兰垒丝苎 不同的休眠模式表示有不同的休眠深度，即其内部的模块可有选择的处于开启或者是休 眠的状态，有剥于了嵌入式领域的开发和应用。 图3 - 4t d a 9 9 9 1 的结构框图 t d a 9 9 9 1 是p h i l i p s 公司出品的一款c c d 垂直驱动芯片，能够驱动全帧c c d 和帧 转移c c d ( 其结构框图如图3 - 4 所示) 。t d a 9 9 9 1 可和s a a s l 0 3 配合使用，是c c d j i s a a s t 0 3 之间的接口，它集成了多项功能，包括8 个垂直驱动模块，一个快门驱动模 块用于电荷复位，一个不可编程的d c d c 变换模块和一个电压调整器，因此能够提供 c c d 所需要的所有低噪声直流驱动。一个三线的串口总线用于给芯片编程t 钔。 s a a 8 1 0 3 和t d a 9 9 9 1 均是通过i i c 串行总线对其进行配置( 详细的介绍请参考第四 章) 。例如：本系统上电运行时首先要对s a a 8 1 0 3 的工作模式进行设置，根据 s a a 8 1 0 3 d a t a s h e e t 中的说明，将地址0 x 0 0 的寄存器设置为o x 0 3 ，这是s a a 8 1 0 3 产生 的时序配合的是工作在预览模式下的全帧c c d ，且没有使用电子快门( 如表3 。1 所示) 。 实际的编程过程中，将8 9 c 5 1 的p 0 1 和p o 2 分别连接s a a 8 1 0 3 的i i c 总线管脚，通过 p o 1 和p o 2 电平的变化模拟i i c 总线的时序，将命令发送给s a a 8 1 0 3 。其它的寄存器 的设置都是一样的。 浙扛大学硕士学位论文 表3 1s a a 8 1 0 3 的寄存器设置 3 1 3a d 转换器件的选择 c c d 在驱动模块的作用下输出的信号是模拟信号，必须用a d 转换器件进行模数 转换，在转换成数字信号之后这样才能进行后续的传输、处理和存储。f t f 4 0 5 2 m 在室 温下有超过1 2 b i t s 的线性动态范围，系统中必须采用1 2 位的a d 转换器件才能保证系 统的精度。由于c c d 的像素达到了2 0 m ，数据量比较大，对a d 转换的速度也有一定 的要求，本系统中选用的是p h i l i p s 公司的c c d 专用a d 转换器件t d a 9 9 6 5 。 t d a 9 9 6 5 是一款1 2 位的模数转换器件( 其结构框图如图3 - 5 所示) ，特别适合用于 c c d 信号的采集。它包括一个钳位跟踪保持( c l a m pt r a c k & h o l d c t h ) 电路，可编程增益 放大器( p g a ) 和一个低功耗的1 2 位模数转换器，同时还自带一个参考电调整器f ”1 。 圈3 - 5t d a 9 9 6 5 的结构框图 t d a 9 9 6 5 针对c c d 信号的特点进行了特殊的处理，采用一种叫相关双采样 望塾茎兰堡圭兰垒丝茎 ( c o u p l e dd o u b l es a m p l e ，c d s ) 的技术，保证模数转换的正确性和稳定性。c d s 的时序 如图3 - 6 所示，在s l i p 的高电平阶段，对由c c d 输入的信号进行一次预采样和保持 ( p r e s a m p l e h o l d ) ，在s h d 的高电平阶段，对由c c d 输入的信号再进行一次采样和保 持( d o u b l e s a m p l e - h o l d ) 。两次采样电压信号之差才真实的反应了c c d 电荷包单元所存 储的电荷量。这时，a d c i n 管脚上出现的模拟电压信号在才是准确的信号值，最后配 合c l k a d c 信号，将这个模拟信号进行模数转换，输出量化后的结果。 图3 - 6t d a 9 9 6 5 在c d s 模式下的时序 3 1 4 数据传输通路的选择 大量的图像数据要保存在计算机中，必须选择合适的计算机总线才能保证数据传输 的正确性和实时性。 c c d 的像素为2 0 m ，以每秒钟3 6 帧的速率采集，且每个像素用1 6 位( 2 个字节) 表示，则数据量为2 0 m 3 6 = 7 2 m w o r d s 。本系统采用的是c c d 四路信号输出模式， 所以每一路的数据量是7 2 m + 4 = 1 8 m w o r d s 。考虑到这样大的数据吞吐量，选择s d r a m 配合c p l d 实现数据缓存。我们选用i 均是k 4 s 2 8 1 6 3 2 f ，他是一款8 m x l 6 b i t s 的s d r a m ， 满足系统在容量上和速度上的要求。 新兴的计算机的接口总线中。u s b 2 0 和i e e e l 3 9 4 这两种应用较为广泛。i e e e l 3 9 4 4 坚奎兰堡主兰些丝兰 总线主要用于工业上，但是由于在开发上的难度较大，技术上还没有u s b 总线成熟。 虽然在绝对的输率率i e e e l 3 9 4 总线有一定的优势，但是综合考虑成本和开发难度，本 系统选择了u s b 2 0 的总线形式，它的理论传输速率为4 8 0 m b p s ，即3 0 m w o r d s ，远远 大于1 8 m w o r d s ，表明用u s b 2 0 总线是可行的。在所有支持u s b 2 0 总线的芯片中， c y p r e s s 公司出品的c y 7 c 6 8 0 1 3 是应用得最成熟的一款芯片，本系统也是采用的这款芯 片，这样在实现上和技术支持上都比较方便。 c y 7 c 6 8 0 1 3 芯片是e z - - u s bf x 2 系列单片机中的一款，它的应用范围最为广泛， 技术最成熟，其结构框图如图3 7 所示。 国3 - 7c y 7 c 6 8 0 1 3 的结构框图 c y 7 c 6 8 0 1 3 可使数据传输率达到5 6 m b y t e s s ，f 1 0 u s b 2 0 协议所允许的最大带宽。 在c y 7 c 6 8 0 1 3 中，智能s i e 可以在硬件层次上处理许多u s b i 1 和u s b 2 0 协议，从而减 少了开发时闻和确保了u s b 的兼容性。c y 7 c 6 8 0 1 3 包含3 个6 4 字节端点缓冲区和4 个 4 k 可配置成不同方式的缓冲区，其中3 个6 4 字节的缓冲区为e p 0 、e p i l n 和e p i o u t 。 e p 0 作为控制端点用，它是一个双向端点，既可为i n 也可为o u t 。当需要控制传输数据 时，c y 7 c 6 8 0 1 3 固件读写e p 0 缓冲区，而8 个s e t u p 字节数据不会出现在这6 4 字节e p o 端点缓冲区中。e p l i n 和e p l o u t 使用独立的6 4 字节缓冲区，c y 7 c 6 8 0 1 3 固件可配置 这些端, 钠b u l k 、i n t e r r u p 减i s o c h r o n o u s 传输模式，这两个端点和e p o 样只能被固件 访问。e p 2 、e p 4 、e p 6 和e p 8 是毫带宽、大缓冲区，这四个端点缓冲区主要用来和片 上或片外芯片进行高带宽数据传输而无需固件的参与。它们可被配置成不同的方式来适 l s 浙江大学硕士学位论文 应带宽的需求】。 c y 7 c 6 8 0 1 3 有两种工作模式，通过设置寄存器1 f c o n f i g 中的最后两位i f c f g 1 ； 0 1 为1 0 或1 l ( 如表3 - 2 所示) ，可以将其设置为通用可编程接口( g e n e r a lp r o g r a m m a b l e i n t e r f a c e ，g p i f ) i 作模式，或者s l a v ef i f o 模式。在本系统中，由于作为缓存的s d r a m 容量比较大，g p i f 提供的地址总线不能满足要求，所以采用了s l a v ef i f o 模式，将 c y 7 c 6 8 0 1 3 作为计算机和数据缓存之闻的一个通道。这时图像数据在主机和数据缓存 之间直接通过c y 7 c 6 8 0 1 3 内部端点的f i f o 传输，而没有任何的8 0 5 i 核参与，而 c y 7 c 6 8 0 1 3 内部的f i f o s 的信号和s d r a m 的时序信号由一片c p l d 来提供。 表3 - 2 寄存器i f c o n f i g 的设置 i f c f g li f c f g 0 c o n f i g u r a t i o n 00 p n m s 01 r e s e r v e d 1 0g p i fi n t e r f a c e ( i n t e r n a lm a s t e r ) lls l a v ef i f oi n t e r f a c e ( e x t e r n a lm a s t e r ) 3 1 5 细化后的系统结构框图 基于以上的分析，本文提出的系统细化结构框图如图3 - 8 所示。在本系统中，8 9 c 5 1 通过i i c 总线对s a a 8 1 0 3 和垂直驱动芯片t d a 9 9 9 1 进行控制，驱动f t f 4 0 5 2 m ，其输 出信号由四路t d a 9 9 6 5 进行模数转换，通过k 4 s 2 8 1 6 3 2 缓存后，经过c y 7 c 6 8 0 1 3 进 入计算机中显示。此c c d 图像采系统具有以下特点： 1 本系统中简化了图像处理模块，将图像数据直接传输至计算机中显示； 2 由于c c d 的4 路输出正好形成图像的四个角，将四台计算机并排显示即可获得完整 的图像； 3 利用像素抽取算法在单一的显示屏幕中进行图像全局浏览； 浙江大学硕士学位论文 3 2 硬件电路设计 图3 - 8 本系统细化后的结构框图 硬件电路设计一般按照信号流或者是数据流的流向分步骤分模块完成。系统的硬件 电路主要由c c d 及其驱动模块、模数转换模块和数据缓存及其传输模块组成，下面分 3 个小节具体介绍各个模块的硬件电路设计。 3 2 1c c d 及其驱动电路 一、c c d 驱动电路 c c d 的驱动信号是通过8 9 c 5 1 配置s a a 8 1 0 3 和t d a 9 9 9 1 后由其共同产生的。这 些驱动信号进入c c d 后，保证c c d 正常工作。s a a 8 1 0 3 在实际电路中主要用到以下 的管脚： 1 t d s c l ，t d s d a ，e n d r v ，e n c d s l ，e n c d s 2 ：串口控制管脚，主要用于对t d a 9 9 6 5 和t d a 9 9 9 1j 拄行配置。其d p t d s c l 为串口时钟输入信号；t d s d a 为串e 1 数据传输 信号；e n d r v ，e n c d s i ，e n c d s 2 y ) 另i t 为串口傻能信号。 2 a 1 a 4 ：提供c c d 的垂直驱动信号： 3 h f i i - i f 9 ：高频信号，多用于c c d 的水平驱动信号： 4 s c l s n c l ，s c l s n d a ，s n e n ：i i c 总线，用于和8 9 ( 2 5 1 通信； 5 s t b l ，s t b l ：休眠模式控制管脚，可以实现不同深度的休眠； 1 7 浙江大学硕士学位论文 6 c l k d c ：时钟输出管脚，用于向t d a 9 9 9 1 提供时钟。 s a a 8 1 0 3 的外围电路如图3 - 9 所示。鉴于整个系统的数据吞吐量和系统性能要求， s a a 8 1 0 3 采用的是2 5 m 的无源晶振。s a a 8 1 0 3 采用3 v 电源供电，在电源接入之前采 用了一个由电阻电容和电感组成的低通滤波网络( 如图3 一l o 所示) ，保证了供给s a a 8 1 0 3 电源的稳定性。 圈3 - 9s a a s l 0 3 的外围电路 图3 - 1 0s a a s l 0 3 的电源电路 本系统采用的是专用的垂直驱动芯片t d a 9 9 9 1 ，向c c d 提供特定的直流驱动信号 和垂直方向上的时序驱动信号。其主要的管脚为： 1 s d a t a ，s e n ，s c l k ：串口控制信号，与s a a s l 0 3 的t d s c l ，t d s d a ，e n d r v 1 8 年 蓁1 浙江大学硬学位论文 相连接； 2 o s c ：外部时钟信号输入，与s a a 8 1 0 3 的c l k d c 管脚相连接 3 s h i n ，s h o ：电子快门驱动信号输入和输出端 4 a 1 a 4 ：垂直信号输出端 5 v a l v a 2 ：垂直信号输入端。 圈3 - 1 1t d a 9 9 9 1 的外围电路 t d a 9 9 9 1 外围电路如图3 - 1 1 所示。其中的c a p n s 和v b e 和h f b ( 脚) b ) 分别接入 一个n p n 型功率放大三极管的c b e 三个级，并将三极管的集电极输出到c c d 的v n s 管脚上。这是因为v n s 的所需电压比较高，需要较高的驱动能力。 二、c c d 外围电路 图3 - 1 2 和图3 1 3 分别是f t f 4 0 5 2 m 外围电路的原理图和前端信号调理电路的原理 图，主要用于将c c d 的驱动信号调节到c c d 可以接受的范围。f t f 4 0 5 2 m 的驱动电压 分为两类，一类是直流电压，主要由t d a 9 9 9 1 提供：o g 是加到s g 和浮置扩散电容的 输出栅上的电压：v n s 是加到c c d 的n 型基底上的电压，s f d 是加到c c d 的输出放 大端的直流电压；r d 是加到复位管上的直流电压；v p s 是加到p 掺杂基底上的电压。 在本系统中利用电位器的分压功能，将这些管脚的电压分别调至其典型值上。 1 9 浙江大学硕士学位论文 图3 1 2 玎f 柚5 2 m 的外围电路的原理图 图3 1 3f t f 4 0 5 2 m 驱动信号调理电路的原理图 另外一类是时序驱动信号，包括与垂直有关的a 信号，和与水平有关的c 信号及 其其它控制信号。本系统中设计的是四路输出信号，而在现有资料中，包括d a l s a 公司 的官方d a t a s h c c t 和a p p l i c a t o i n n o t e s 中都只有双路信号的输出，没有涉及到四路信号 2 0 塑垩查兰塑主兰堡堡苎 的输出。这里根据a p p l i c a t o i n n o t e s 提供的双路信号输出的连接方式，结合c c d 的工作 原理，提出了一种新型的四路信号并行输出的c c d 驱动电路原理图； c c d 的水平驱动信号的时序如图3 - 1 4 所示。在f t f 4 0 5 2 m 的d a t a s h e d 中提到，将 c 1 、c 2 、c 3 信号分别接) k f t f 4 0 5 2 m 的w 区域( 即c c d 的左下角区域) 的c l 、c 2 、c 3 管 脚，在这些时序的驱动下，c c d 电荷包中的电荷就会向左移动；将c l 和c 2 信号交叉， c l 、c 2 、c 3 信号分别接n f t f 4 0 5 2 m 的x 区域( e i f c c d 的右下角区域1 的c 2 、c 1 、c 3 管 脚，c c d 电荷包中的电荷就会向右移动，从而实现双路同时输出【”i 。 圈3 1 4f t f 4 0 5 2 m 水平驱动信号的时序图 实际上，c c d 的水平驱动和垂直驱动( 如图3 1 5 所示) 的原理是相同的，都是电荷 在多相驱动信号的作用下，在c c d 中的电荷包之间移动。那么可以设想，如果交换某 两个垂直驱动信号的接入，就可以实现c c d 内部电荷包的电荷向上和向下同时移动， 在配合水平方向上的驱动，就可以实现c c d 四路同时输出。通过不断的测试和试验， 我们发现正常情况下，c c d 电荷包中的电荷是向下移动的，然而交换a 2 和a 3 两个垂 直驱动信号可以使c c d 信号向上移动。这样就解决了c c d 四路同时输出的问题，将传 输速率可以再提高一倍。 浙江大学硕士学位论文 8 a n a o ro u t e r 。，一。 i # 群 _ “i m 名。“一 ：“”。“”“4 “o$ 孔 警 l 一。j “ ， ； 7 h i 卜“7 。l ；r m 斗可一自 图3 - 1 5i r r f 4 0 5 2 m 垂直驱动信号的时序圈 由于c c d 对直流驱动信号的稳定性要求很高，本系统中的直流驱动前端都加入了电 阻和电容组成的低通网络，消除高频噪声对c c d 造成的影响，比如，s f d 管脚之前的r 1 0 9 和c 1 1 5 ( 如图3 1 6 所示) ；同时利用多个反相器增加前端驱动能力( 如图3 1 7 所示) ：此外， f t f 4 0 5 2 m 的输出管脚后连接有一个d a - 极管组成的射级跟随器( 如图3 一1 9 所示) ，作用 是增加输出管脚驱动后级的能力；同时利用此射级跟随器将c c d 的输出管脚和后级芯片 隔离，起到保护的作用1 3 】。 圈3 1 6s f d 之前的滤波网络 圈3 1 7 利用多个反相器增强驱动能力 意啪竺斛 浙江大学硕士学位论文 圈3 - t 8f i f 4 0 5 2 m 输出管脚之后的射级跟随器 3 2 2a d 器件及其外围电路 由于选用的是c c d 多路输出，所以本系统中采用多个t d a 9 9 6 5 对c c d 输出进行 同步并行采样，将c c d 输出的模拟信号转换为数字信号。t d a 9 9 6 5 主要使用的管脚如 下： 1 s e n ，s c l k ，s d a t a ：串口控制信号，用于对t d a 9 9 6 5 进行配置； 2 p g a o u t ：可编程放大器输出，连接a d c i n 管脚； 3 r e f 3 2 ：模数转换的参考电压： 4 a d c i n ：a d 转换的模拟输入管脚，有别于i n 管脚； 5 i n ：连接从c c d 输出的模拟信号； 6 s t d b y ：休眠模式控制信号输入，在本系统中接s t b a f e ，由s s a s l 0 3 控制； 7 d b 0 d b l1 ：数据总线。d b 0 是最低有效位，d b l1 是最高有效位； 8 s h p ，s h d ：s h p 是预采样时的脉冲输入管脚：s h d 是双采样时的脉冲输入管脚； 9 c l k a d c ：a d 时钟信号。 t d a 9 9 6 5 的外围电路如图3 - 1 9 所示。从前端c c d 的输入信号通过一个3 3 p f 的电 容交流耦合进t d a 9 9 6 5 中。同时，其模拟地和数字地分开连接，最后单点相连。所有 的电源供电管脚都与旁边的地用1 0 0 n f 的电容隔离。 浙江大学硕士学位论文 图3 1 9 t d a 9 9 6 5 的外围电路 3 2 3 数据缓存及其传输电路 从a d 转换器件输出的数据流将进入f i f o 中缓存，并利用c y 7 c 6 8 0 1 3 将数据传 输到计算机中。本系统的f i f o 是利用一个8 m 1 6 b i t s 的s d r a m 配合c p l d 产生的时 序实现的。s d r a m 的相关信号主要包括时钟、片选、读写使能、行选通c a s 、列选通 r a s 、b a n k 地址选择b a 0 和b a l ，以及数据线和地址线，s d r a m 在硬件电路的连接 上不是很复杂，在此处从略。c y 7 c 6 8 0 1 3 工作在s l a v ef i f o 工作模式下，主要选用引 脚如下： 1 p b 7 ：0 和p d 7 ：0 】：1 6 位数据信号，用于传输图像数据，为保证传输数据的阻抗匹配， 在数据线上串接了排3 3 欧姆的排阻 2 s l a v ef i f o 处理信号：包括f i f o 片选信号s l c s ，f i f o 使能信号s l o e ，f i f o 数据标 志信号f l a g a 、f l a g b 等，为保证设计的同一性，将这些信号都设置成了低电平 有效信号： 3 s d a ，s c l ：i i c 总线信号，用于e e p r o m 中程序的下载 2 4 塑查竺塑主竺垡丝茎 4 x t a l o u t ，x t a l i n ：c y 7 c 6 8 0 1 3 的外接晶振是2 4 m i - i z 3 f j 源晶振，由内部锁相环倍 频为4 8 0 m h z 。根据芯片的d a t a s h e e t ，在晶振引脚和地之间选用2 0 p f 电容相连接。 c y 7 c 6 8 0 1 3 的外围电路较为简单，如图3 - 2 0 所示。其管脚连接均参照其数据手册 上的典型电路连接。由于c y 7 c 6 8 0 1 3 的内部程序存储器为r a m 结构，断电后无法保 存，因此需要外接e e p r o m 存储单片机程序，本系统采用的是2 4 l c 2 5 6 。c y 7 c 6 8 0 1 3 在上电初始化时会首先向i i c 总线发出信号查找是否有e e p r o m 存在，如果有，则自 动从e e p r o m 中下载程序，如果没有，则等待u s b 端口的程序下载。在电路调试阶段， 由于需要反复对c y 7 c 6 8 0 1 3 中的程序进行编写和修改，此时可将c y 7 c 6 8 0 1 3 设置为直 接从u s b 总线上下载固件程序，待调试完成程序最终确定后，再将程序写入2 4 l c 2 5 6 芯片，连接入电路中去。 3 3 p c b 板的设计 电路的原理图设计完成后，进行印刷电路板( p c b 板) 的设计和制作，将原理图中的 逻辑连接转换为实际的物理连线。在p c b 板的殴计过程中，元器件的布局和引脚间的 走线对信号质量有着重要影响，因此要特别注意。此次p c b 板采用的设计软件为 2 5 塑奎兰堡主兰垒鎏苎 p r o t e l 9 9 s e 。以下是p c b 板设计时注意的几个问题： 1 为了减少信号在p c b 板上传播的路径，在元器件的布局时候就要尽可能的按照信号 流向进行，这样布局不仅合理，又减小了信号的传播时延； 2 关键信号布线的一个总的原则就是尽可能保证信号流走向一致，比如都是从左至右， 不要让信号在电路板上转圈( 信号流的方向在变化) ，同时在其周围都平行走地线， 使之与其它信号线相隔离； 3 在地线的设计上，要把数字地和模拟地分开，只在最后用磁珠把数字地与模拟地连 接起来。另外，为了减小导线的阻抗，增强电路板的抗干扰能力，对地线在设计中 作大面积铺地处理； 4 芯片的电源滤波电路由一个滤波电容( u f 量级) 和一个去藕电容( p f 量级) 并联实现，他 们要尽量靠近芯片的电源管脚摆放【”】； 5 p c b 板相邻两层的信号线尽量相互垂直； 6 铺地之前，要确保重要的地线( 比如：噪声源和敏感信号的屏蔽线) 都已经通过走线 或主地平面的方式实现，这样做确保了重要地线的设计不会被疏漏。只有当所有的 线路布完后，才可以在电路板的空白区域铺地。对于高频信号而言，地平面也是有 阻抗的。可以通过电路板上各层上的铺地并联来减小这种阻抗，具体做法是，尽可 能多地在电路板各层铺地间放置过孔。 p c b 板的好坏直接影响到了信号的质量，特别是模拟信号，高频的时序信号，在 这些信号上常常会寄生一些噪声，或者引发自激现象。遇到这些情况时，一般是通过不 断的调试和不断的修改p c b 板来解决的，这也是一个经验积累的过程。下面着重讲述 一下这些问题的对策： 1 由于电源滤波的不够理想，而导致的较大纹波。解决办法是并联多个不同范围内的 滤波电容，同时加入l o o o “f 储能电容；或者改用专用的电源管理芯片；或者换用更 稳定更理想的电源： 2 由于信号在芯片间传输的阻抗不能很好的匹配，导致信号存在过冲。这种问题分为 两种情况，对于模拟信号，要重新优化电路布局并添加用于阻抗匹配的电阻；对于 时序信号，只要不影响系统的正常的工作，可以不用考虑。 塑坚盔兰堡主竺垒笙苎 3 3 1p c b 板设计小结 经过以上的步骤，本系统的p c b 板如图3 - 2 1 所示。由于铺地后p c b 板不容易观察 该图是将铺地去掉后的视图。 国3 - 2 1 本系统的p c b 袄正面和反面视图 3 4 硬件电路设计总结 系统的硬件电路设计是整个开发过程中最重要的环节之一，也是其后对系统进行软 件编程的基础。本系统的硬件电路主要有以下几个特点： 1 通过引入并行的概念，有效的提高了系统的数据传输和处理能力； 2 提出了一种新型的f t f 4 0 5 2 m 四路并行输出电路，并得到了实验的验证： 3 p c b 板的设计符合高速电路p c b 板的设计流程，有效的减少了由于p c b 板引入的误 差。 在硬件电路设计的过程中，要注意以下几点： 1 原理图的设计要分模块进行，对于模块之间的接口信号要全局考虑和统一命名方式， 这会给之后的修改和查找带来方便。 2 p c b 板设计时，一般不会一次成功。第一次设计的p c b 板以电路功能实现为主要目 标，可以少考虑一些信号完整性方面的问题，可以考虑用两层板设计，不考虑p c b 2 7 塑垩查堂堡主兰堡堡苎 板的面积，将关键信号留出测试点，方便调试和修改。一般说来第一次的p c b 板或 多或少会有些错误，利用飞线和刻刀可以人工修改电路走线，直到将电路调通。在 第二次设计p c b 板时，由于系统电路基本调通，加之已经积累了第一次设计p c b 板 的经验，可以将信号完整性的原则溶入整个设计过程中。 3 在调试的时候，系统不工作不要简单的归结为硬件问题，软件上的错误同样会导致 系统不正常。首先要保证软件的正确性，利用简短的程序，测试电路是否能正常工 作，在硬件电路正确的情况下，在添加复杂的完整的软件，实现既定的功能。 4 p c b 板设计时需要综合各种因素和原则，不可能一蹴而就，要保持耐心和信心。 浙江大学硕士学位论文 第四章系统的开发环境和相关协议 阐述系统的软件部分设计之前，在本章简要介绍在本系统中使用到的两个串行总线 协议u s b 2 0 协议和i i c 总线协议。 4 1u s b 协议概述 通用串行总线( u n i v e r s a ls e r i a lb u s ，u s b ) 是用于低速到高速的计算机外围设备与计 算机进行连接的新型总线，u s b 的设计目的是对计算机结构提供工业标准的扩展，使 不同厂家所生产的设备可以在一个开放的体系下广泛的使用。1 9 9 4 年，i n t e l 等7 家i t 巨头成立了一个名为u s bi m p l e m e n t e r f o r u m 的组织，并制定了u s b l 0 的规范。u s b l 0 的推出立即引起了计算机接口和设备的革命，很多数码设备和产品纷纷支持这一标准。 在1 9 9 9 年，这个组织又推出了u s b 2 0 协议，其动机来源于计算机曰益增长的效能以 及庞大的数据容量这一事实。u s b 2 0 正是通过在原有的1 2 m b s 和1 5 m b s 之外再加入 4 8 0 m b s 的传输速率来满足这样的需求。u s b 2 0 是对旧版u s b 的适时更新，在提高带 宽的同时又保持了向下兼容。相比预其它接口总线，u s b 具有如下优点： 1 u s b 接口统一了各种接口设备的连接。 2 真正实现了即插即用，u s b 设备上电后能自动检测并配置，不再需要另外设置i r o 中断、i o 地址以及d m a 等系统资源。 3 共享式接口。u s b 端口支持多个外设的连接，采用“雏菊链”式的连接方式。通过 u s b 集线器，一个u s b 主控制器上最多可以连接1 2 7 个外设。 4 节省系统资源，设计成本较低，具有良好的兼容性【”】。 目前，u s bi m p l e m e n t e rf o r u m 又推出了u s bo t g 和w i r e l e s su s b 的协议，以满 足嵌入式系统和无线系统的要求。 4 1 1u s b 的系统结构 一个完整的u s b 系统主要由三个部分组成， u s b 的主机、u s b 的设备和u s b 的 互连。u s b 总线连接了u s b 设备和u s b 主机，u s b 的物理连接是有层次性的星型结 g j n - 络。每个网络集线器是在星型的中心，每条线段是点点连接。从主机到集线器或其 2 9 塑查兰璺圭兰堡堡苎 功能部件，或从集线器到集线器或其功能部件都是这样的，从图4 - 1 中可看出u s b 的 拓扑结构。 7 圈4 - iu s b 协议的拓扑结构 在任何u s b 系统中，只有一个主机。u s b 和主机系统的接口称作主机控制器，主 机控制器可由硬件、固件和软件综合实现。根集线器是由主机系统整合的，一般在计算 机的主板中，用以提供更多的连接点。 u s b 的设备可以是网络集线器，用于向u s b 提供了更多的连接点；也可以是功能 器件，用于为系统提供具体功能，例如m p 3 播放器，p d a ，智能手机等等。 u s b 的互连是指u s b 设备与主机之间进行连接和通信的操作，主要包括总绒的拓 扑结构，内部层次关系，数据流模式，u s b 的调度这几个部分。 4 1 2u s b 的电气特性 u s b 通过一个四线电缆来传输信号与电源，其中d + 和d 一是一对差分的信号线， 而v b u s 和g n d 则提供了5 v 的输出电源，如图4 - 2 所示。 浙江大学硕士学位论文 v b u s d 牛 d g n d v b u s d 牛 d g n d 圈4 - 2 u s b 的传输电缆 u s b 提供了三种数据传输率：4 8 0 m b p s 的高速( h is p e e d ) 模式、1 2 m b p s 的全速( f u l l s p e e d ) 模式、1 5 m b p s 的低速( l o ws p e e d ) 模式。这三种模式可以同时存在于一个u s b 2 0 系统中，主控制器和集线器之间可以在高速模式下传输数据，但集线器和低速设备之间 只能在全速和低速模式下传输数据，这样可以将带宽让给高速设备。而引入低速模式主 要是为了降低低速设备的成本，比如鼠标、键盘等等。 u s b 信号线在高速模式下必须使用带屏蔽的双绞线，而且最长不能超过5 m ，而在 低速模式下可以使用不带屏蔽或不是双绞的传输线，但最长不能超过3 m 。这主要是考 虑到信号衰减的限制。为了保证电压的幅值，以及与终端负载相匹配，在电缆