（微电子学与固体电子学专业论文）65nm+soc芯片低功耗设计的物理实现.pdf

j j f y 17 6 1 岑百 理实现 专业名称： 邀电王生固佳电王堂 研究生姓名：鱼丝查 导师姓名： 睦生垫塾握 t h e n at h e s i ss u b m i t t e dt o s o u t h e a s tu n i v e r s i t y f o rt h ea c a d e m i cd e g r e eo fm a s t e ro f e n g i n e e r i n g b y y - a n c h u n s u p e r v i s e db y p r o l us h e n g l i s c h o o lo fe l e c t r o n i cs c i e n c ea n de n g i n e e r i n g s o u t h e a s tu n i v e r s i t y a p r i l2 0 1 0 取得的研究成果。尽我所 或撰写过的研究成果，也 我一同工作的同志对本研 研究生签名：丝垫盎日期： 呈堕! ：垒：f 2 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印什和电 子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相 一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布( 包括以电子信息形式刊登) 论文的全部内容或中、英文摘要等部分内容。论文的公布( 包括以电子信息形式刊登) 授权东南大 学研究生院办理。 研究生签名：鱼整盔导师签名： 摘要 摘要 s o c 芯片的功耗由动态功耗、短路功耗和漏电功耗组成。随着工艺技术的进步，漏电功耗显著 增加，剑6 5 m 工艺时，漏电功耗占芯片总功耗的5 0 以上，由此可见，在6 5 n ms o c 芯片物理设计时， 漏电功耗已成为与芯片性能、面积同等重要的设计指标。 本文阐述了s o c 芯片中功耗的物理米源，分析了业界主流的低功耗设计方法，然后重点分析了 6 5 n ms o c 芯片漏电功耗的优化。芯片处丁正常和休眠模式都会产生漏电功耗，两种模式下芯片漏电 功耗的优化方法不同。本文首先分析了芯片处于正常模式时多闽值电压设计优化芯片漏电功耗的方 法，对低阈值电乐单元的使用率进行限制，并手动替换低阈值电压单元，以最人程度地优化芯片的 漏电功耗，同时将不同t 作条件下t 艺库中单元的时序与功耗数据整合成新的库，作为物理设计的 目标库，以优化芯片的漏电功耗和时序；其次分析了芯片处于休眠模式时电源门控设计优化漏电功 耗的方法，重点对电源门控单元的插入及控制信号的连接展开研究，给出以柱状模式连接控制信号 的方法，它结合了h f n 模式和菊花链模式的优点，达到过冲电流与电源开启时间的平衡。 实验表明，优化后设计的低阈值电乐单元使用率减小了9 4 ，漏电功耗减小了3 6 ：使用新生成 的目标库进行物理设计，在时序满足的前提下漏电功耗减小了5 5 ；以柱状模式连接电源门控单元 的控制信号，与h f n 模式相比过冲电流减小了7 0 8 ，与菊花链模式相比电源开启时间减小了9 5 4 ， 从而验证了多阈值电压设计对芯片漏电功耗优化的高效性和电源门控设计改进方法的可行性。 关键词：s o c 芯片功耗，漏电功耗，多闽值电压，电源门控 cp o w e r s h o r tp o w e r i f i c a n t l yi n c r e a l s e d ，i n t h e6 5 n mt e c h n o l o 窖1 e a k a g ep o w e rh a sa c c o u n t e df o r5 0 o rm o r ei nt h ec h i pp o w e rc o n s u m p t i o n s oi n t h ep h y s i c a ld e s i g no ft h e6 5 n n ls o cc h i p ，l e a k a 2 ep o w e ri sb e c o m i n ga n o t h e rf o c u sw h e nd e s i g n e r st r yt o i m p r o v ep r o d u c tp e r l o n l l a n c e t h i sp a p e rf i r s ta n a l y z e st h ep h y s i c a lp o w e rs o u r c e so ft h es o cc h i pa n dp r e s e n t ss o m ep o p u l a rp o w e r m a n a 2 e m e n ta n do p t i m i z a t i o nm e t h o d sf o rd y n a m i cp o w e ra n dl e a k a g ep o w e r ：t h e nf o c u s e so nl e a k a g e p o w e ro p t i m i z a t i o no ft h e6 5 n ms o cc h i p l e a k a g ep o w e rw i l lb ep r o d u c e dn om a n e rt h es o cc h i pi n a c t i v eo rs t a n d b ym o d e ，t h e r ea r et 、v od i f 俺r e n tl o wp o w e rt e c h n o l o g i e sf o ro p t i m i z i n gl e a k a g ep o w e r c o r r e s p o n dt ot h e s e 觚om o d e s t h i sp a p e rh a sf i r s te x p l o r e dt h ea p p l j c a t i o nm e t h o d so fm u l t ；t h r e s h o l d t e c h n 0 1 0 2 ：yt oo p t i m i z el e a k a g ep o w e rw h e nt h es o cc h i pi so p e r a t i n gi na c “v em o d e ，t h r o u 曲t h e r e s t r i c t i o no fu s i n gp e r c e n t a g e so nt h el o wt h r e s h o l dv o l t a g ec e l l sa n dm a n u a lr e p l a c e m e n to fl o wt h r e s h o l d v o l t a g ec e l l s t oo p t i m i z et h el e a k a g ep o w e ro ft h es o cc h i pe x t r e m e l y ，a tt h es a m et i m e ，t h r o u g hh a n d l i n g t h et i m i n ga n dl e a k a g ep o w e rd a t ai nt h ed i f f e r e n tl o g i cl i b 阳一e sw h i c hi so p e r a t i n gi nt h ed i f 佗r e n t c o n d i t i o n s ，0 p t i m i z e sl e a k a g ep o w e ra n dt i m i n go ft h ed e s i g ns i m u l t a n e o u s l y ： t h e ne x p l o r e dt h e i m p l e m e m a t i o nm e t h o d so fp o w e r - g a t i n gt e c h n o l o g yt oo p t i m i z el e a k a g ep o w e rw h e nt h es o cc h i pi s o p e r a t i n gi ns t a n d b ym o d e ，e s p e c i a l l yf o rt h ei n s e r t i o na n dc o n t r o ls i g n a l s c o n n e c t i o nm e t h o d so ft h e p o w e r g a t i n gc e l l s ，t h i sp a p e rh a sg i v e na ni m p r o v e dm e t h o dt oc o n n e c tt h ec o n t r o l s i g n a l so ft h e p o w e 卜g a t i n gc e l lb yu s i n gc o l u m nm o d et oc o m p r o m i s et h eh i g hi n r u s hc u r r e n to ft h eh f nm o d ea i l dt h e l a r g ep o w e rt u m - o nt i m eo ft h ed a i s y c h a i nm o d e t h ee x p e r i m e n t sh a si n d i c a t e d 。b yr e s t r i c t i n gt h eu s i n gp e r c e n t a g e so ft h el o wt h r e s h o l dv o l t a g ec e l l s a n dr e p l a c i n gt h e m ，9 4 o fl o wt h r e s h o l dv o l t a g ec e l l sa r er e d u c e d ，3 6 o fl e a k a 2 ep o w e ri sr e d u c e d ：b y u s i n gt h en e wl o g i c1 b r a r ya st h et a r g e tl i b r a r yi np h v s i c a ld e s i g nf l o w ，5 5 o fl e a k a g ep o w e ri sr e d u c e d w h i l et h et i m i n go ft h ed e s i g ni se n s u r e d ：b yu s i n gt h ec o l u m nm o d et oc o n n e c tt h ec o n t r o ls i g n a l so ft h e p o w e 卜g a t i n gc e l l s ，7 0 8 0 fi n r u s hc u r r e n ti sr e d u c e dc o m p a r ew i t ht h eh f nm o d ea n d9 5 4 o fp o w e r t u m o nt i m ei sr e d u c e dc o m p a r ew i t ht h ed a i s y c h a i nm o d e 。t h u sv a l i d a t e dt h eh i g he 娟c i e n c yo f m u l t i - t h r e s h o l dv o l t a g et e c h n o l o g yt oo p t i m i z el e a k a g ep o w e ra n dt h ef l e a s i b i l i t yo ft h ep o w e r j ；a t i n g i m d r o v e dm e t h o d k e yw o r d s ：s o cc h i pp o w e r ，l e a k a g ep o w e r ，m u l t i - t h r e s h o l d ，p o w e rg a t i n g i i 1 3s o c 低功耗设计的研究进展3 1 4 论文结构3 第二章s o c 低功耗设计理论基础。 4 2 1 s o c 功耗来源4 2 2s o c 功耗优化思想7 2 3 常见的s o c 低功耗设计方法8 2 4 j 、结1l 第三章s o c 低漏电功耗设计方法。1 2 3 1 功耗格式文件u p f 1 2 3 2 多阈值电压设计1 5 3 3 电源门控设计l8 3 4 j 、结2 6 第四章s o c 低漏电功耗设计的物理实现2 7 4 1 多阈值电压设计的物理实现2 7 4 2 外部电源门控设计的物理实现3 0 4 - 3 内部电源门控设计的物理实现3 9 4 4 卅、结一5 4 第五章总结与展望。 5 5 总结5 5 展望5 5 致谢 参考文献 研究生期间发表论文 5 6 5 7 第一章绪论 第一章绪论 本章首先阐述课题背景和国内外研究现状，然后阐述当前业界对于低功耗设计的主要研究内容 及研究进展；最后阐述本课题的主要任务及工作，概述论文结构框架。 1 1s o c 低功耗设计的研究背景 集成电路产业是二十世纪发展起来的新兴高技术产业之一，自1 9 5 8 年德克萨斯仪器公司制造出 第一块集成电路以来，集成电路产业的发展一直保持着惊人的速度。到目前为止，集成电路的发展 一直遵循摩尔定律，即集成电路的规模每三年翻二番。从电子管、品体管、中小规模集成电路、超 大规模集成电路，发展到当今市场主流的专用集成电路( a s l c ) ，乃至仍处于发展阶段的系统级芯 片，数字集成电路始终向着速度更快、集成度更高、规模更人的方向不断发展i lj 。 片上系统( s y s t e mo nc h i p ，s o c ) 是集成电路t 艺发展剑一定阶段的新产物。随着工艺尺寸的不 断减小、芯片集成度的进一步提高，人们在单个芯片上所能实现的功能越来越强大，比如将数字、 模拟、射频等不同类型的电路集成到同一块硅片上，c p u 、d s p 、存储器、射频收发器等都可作为 芯片内部功能模块【2 】。在单个芯片上实现整个系统的功能，这对整个芯片的可靠性和性能等方面无 疑非常有利，同时还可以人人缩小系统的体积和面积。此外，系统级s o c 芯片在设计中可以很大程 度地复用其他厂商设计的i p 核，人人降低产品上市时间，增强市场竞争能力。因此，s o c 已成为集成 电路发展的必然趋势。 在数字集成电路发展之初，由于电路规模不大，因而在i c 设计中，l c 设计者主要关注速度、面 积、成本、可靠性，其次才是功耗。但随着半导体工艺和电子设计自动化( e d a ) 技术的进步，集 成电路的_ 亡作频率不断提高、规模越来越人，对s o c 技术的要求不断提高，使其面临一系列新的问 题如：设计方法学、低功耗、时序、可测试性、安全保密、信号完整性、验证、设计管理等，而这 些问题之中低功耗尤为突出。 随着以电池供电的便携式系统例如笔记本电脑、掌上电脑、个人数字助理等时尚消费和商务电 子产品的迅速普及，功耗成为至关重要的因素。而s o c 设计的复杂性和不断提高的时钟频率使得芯 片功耗增加的同时，芯片温度升高，这将影响电路的可靠性。一般米说芯片温度升高1 0 摄氏度，器 件的可靠性将降低一半。同时为了避免芯片发热，需要花费成本来解决芯片封装和冷却问题。因此， 解决系统芯片由于功耗带来的一系列问题，必须进行低功耗设计，面向低功耗的设计存在着巨大的 商机。 由此看来，低功耗需求是s o c 发展的推动力之一，与之相应的，如何降低功耗是s o c 面临的艰巨 任务之一。促进低功耗技术研究的因素有很多，主要有以下几点： ( 1 )能源的限制。冈为随着便携式移动通信和计算产品的酱及，对电池的需要大大增强，但电池 的技术相对落后，发展缓慢，这就需要在低功耗领域有所发展，同时电池容革的发展速度也远远落 后于芯片功耗的增长，而芯片的功耗却旱指数形式增长1 3 j ，如果不采用一定的手段降低芯片的功耗， 电源将成为移动设备的一个重要瓶颈，会严重影响移动设备的j “泛应用。 ( 2 ) 市场的需求。驱动低功耗技术的一个重要冈素是手持式电子消费产品的市场需求。近十年来， 便携式电脑、移动通讯工具等得到了蓬勃发展，这些产品均依靠电池供电，这就需要设计出更小更 耐用的电子产品，迫切需要降低功耗。 ( 3 )电路的可靠性。电路的功耗将转化为热量而释放出米，过多的热量会产生焦耳热效应，这将 导致器件t 作温度升高，继而严重影响系统的可靠性，产生许多问题。工作温度过高会使各种制造 上的轻微物理缺陷所造成的故障显现出来，如桥接故障等。同时，较高的上作温度也会使连线电阻 增人，从而加大线上延时，时延故障将变得更为严重。温度的提高还会导致漏电流增加，如果降低 工作电压，又会使逻辑门延时增加，同样使时延故障变得严重。漏电流的增加，还会导致电源地网 络的失效。所以对于高可靠性的芯片设计，功耗是一个十分重要的设计参数，必须采取有效的低功 耗设计方法加以保证。 ( 4 ) 芯片的封装成本。电路功耗直接决定芯片的工作温度，芯片封装材料的一个重要特性是热阻。 对丁功耗较低、上作温度较低的芯片，可采片j 成本较低的塑料封装；而对_ t 作温度较高的芯片，必 东南大学硕十学位论文 须采用成本高至5 l o 美元的陶瓷封装【4 j ，以保证足够的导热性能，保证芯片不会被烧毁。此外，温 度过高的芯片需要额外的空气或液体等散热装置，这些都会增加成本。可见，芯片的功耗决定了芯 片的封装成本，也在很大程度上决定了芯片的成本。 ( 5 ) 芯片的测试成本。研究表明，芯片在测试期间所消耗的功耗比正常运行功耗高出数倍。为了 保证在测试时不会烧坏芯片，一种方法通过昂贵的封装和散热装置来实现，这无疑会增加芯片成本： 另外还可使用降低测试频率、降低测试跳变率等方法，但为了保证不影响测试覆盖率和测试故障类 型，这些方法都将增火测试时间，并提高测试成本。此外，在超深亚微米上艺下，由于功耗问题引 起许多新的故障类型，传统的测试方法在一定程度上失效，这又将增大测试的难度，提高测试成本。 ( 6 ) 环保期望。功耗降低，散热也会减少，因而就会减少对环境的影响p j 。 所以低功耗需求是s o c 发展的推动力，如何降低功耗义是s o c 面临的艰巨任务。s o c 技术的发 展使单个芯片集成所有的处理部什成为可能，这些处理部件可包括基本的品体管、不同的处理器核、 内存单元甚至模拟单元。包含了如此众多的部件，低功耗设计成为一个关键且复杂的课题。 1 2s o c 低功耗设计的研究内容 上世纪9 0 年代初，人们已意识到了低功耗在s o c 设计中的重要性，并开始对其进行研究。短短 十多年，低功耗已成为集成电路理论研究的一个新兴领域，在解决低功耗问题的过样中，人们尝试 了许多方法。在s o c 发展历史上，通过单纯在工艺上缩小器件体积和降低操作电压来降低功耗，已 取得了很大的成效，但目前已接近物理极限，而且降低的功耗主要是动态功耗。随着工艺水平的提 高，静态功耗所占的比重越来越人。当前在超深亚微米j ：艺下的s o c 设计过程中，需要在系统级、 体系结构级、r t l 级、门级、到最后的版图级进行协同设计，才能同时保证提高性能和减少功耗1 6 j 。 目前s o c 低功耗设计的研究土要集中在两个方面：低功耗电路设计和低功耗e d a 软件研究。 所谓低功耗电路设计，主要指在s o c 设计过程中采用各种手段，降低影响功耗的各种参数，并 最终达到降低系统功耗的目的。当然采用这种手段不能明显地降低整个系统的性能，整个系统应该 是性能、功耗、面积和可测性的折衷。低功耗设计可贯穿所有设计层次，通过实践验证，按照目前 白项向下的电路设计方法，在不同设计层上的努力对功耗的改善不同：早期的系统级、算法级和r t l 级确定了系统的构架，因而也基本确定了功耗的框架，在这几个阶段，由于电路实施的具体细节还 不太清楚，此时的主要任务是设计，冈此要求功耗分析要快速，而对精度要求相对较低；在后期的 电路和版图设计阶段，电路的主要构架已确定，此时主要：厂作是验证前面的高层次设计是否合理， 冈此要求功耗分析有比较高的精度。图1 1 显示了不同设计层次对功耗优化的倍数，从图中可看出， 高层次设计对功耗有决定性影响，因此低功耗设计必须着重- 丁早期的高层次设计1 7 j 。 1 0 2 0 x 2 5 x 2 0 5 0 图1 1 各层次功耗优化效果 低功耗e d a 软件的研究主要有三个方面：功耗建模、功耗分析和功耗优化1 8 j 。功耗建模主要是 为各种器件和单元库建立功耗模型，使上艺库模型中的器件不但有延迟、面积等参数，还有功耗参 数，只有使用这种工艺库的电路才可使用功耗分析t 具进行功耗估算；功耗分析是根据电路的功耗 模型估算电路的实际功耗，具体的估算法有统计估算、概率估算和基于仿真结果的估算；功耗优化 是在不改变电路逻辑功能的基础上，对电路进行部分修改，以达到降低功耗的目的，一般都是在门 级采用低功耗设计，比如加门控时钟、操作数隔离等。 2 一一一一一一 第一章绪论 1 3 s o c 低功耗设计的研究进展 s o c 芯片中的功耗可分为动态功耗和静态功耗两人类。早期对低功耗的研究主要集中在动态功 耗方面：1 9 9 2 年，a n a n t h a p c h a n ( 1 r a k a s a n 就对动态功耗的产生及其相应的优化技术作了详细的介绍 0 1 ，对之后的功耗优化方法研究起了指导性作用，k a u s h i kr o y 在其经典著作中从物理层次上分析 了s o c 芯片中功耗的产生原冈，对各种功耗进行了建模，并总结了各种低功耗方法j ，但其仍然集 中在动态功耗上。随着工艺尺寸的不断减小，静态功耗争指数形式上升，在总体功耗中所占的比例 越来越人，近两年，低功耗研究的重心已转移到静态功耗上：s i v an a r e n d r a 详细介绍了0 1 8 u m 二艺 下的亚阈值电流l i2 。，d o n g w o ol e e 则对栅漏电流进行了研究，并推导了其相应的估算方法i i j 。，k a u s h i k r o v 分析了各种漏电流的产生机制，并对当前已知的优化方法进行了总结i j 引。 国外的很多公司也都开展了低功耗领域的研究，芯片制造商( f o u n d r y ) 主要从工艺方面进行低 功耗考虑；e d a 软件的供应商如s y n o p s y s 已设计出了很好的功耗分析软什p o w e rc o m p i l e r ；设计厂商 在低功耗方面卜了更人的力度，比如a r m 处理器。国外各大学对低功耗技术的研究比较全面，但每 个人学进行的侧重点不同，m i t 主要从事低功耗处理器的研究，普林斯顿大学主要进行低功耗综合 技术的研究，而其它一些大学则主要从事异步电路的研究。 在国内，当前集成电路无论在设计上还是在制造上都仍处于起步阶段，巨人的芯片消费市场绝 大部分被国外芯片供应商所占有，国产芯片不剑所需总量的3 0 ，且多为低档芯片。因此开发具有 自主产权的高性能、高层次芯片对于想在世界占有一席之地的中国集成电路产业而言是极为重要的， 作为当前世界研究热点及集成电路发展趋势，s o c 芯片正是一个极佳的切入点。相应的，国内对低 功耗技术的研究同样处于发展阶段，虽然也有一些专门的低功耗研究机构如中科院计算机所、清华 大学、宁波大学等，但目前开展的_ l 作主要集中在t 艺研究和功耗建模方面，s o c 软件低功耗设计 技术的研究较少，硬件低功耗设计技术也有待进一步完善和提高l l 引。 总体来说，低功耗技术的研究在近十年取得了长足的进步，但仍处于发展阶段，很多方面还有 待进一步研究。在设计的各个层次上，都已有相应的功耗优化方法，但相对而言，寄存器传输级和 逻辑门级的研究较为成熟，体系结构级和算法级的研究还较为薄弱。此外，低功耗测试技术及综合 技术方面也已取得了相当的成果。可以预见的是，随着集成电路的进一步发展，功耗的制约作用会 越来越大，必将促使、吸引i c 业界更多地投入到对低功耗的研究中。 1 4 论文结构 本课题中心点是在6 5 n ls o c 芯片的物理设计中采用多阈值电压设计与电源门控设计方法分别 对芯片处于正常t 作模式与休眠模式时的漏电功耗进行优化的研究与探索，共分为五章： 第一章介绍s o c 低功耗设计的研究背景及当前低功耗方向的研究内容与研究进展； 第二章论述s o c 芯片中功耗的物理来源及当前热门的各种低功耗设计方法； 第三章详细阐述多阈值电压设计与电源门控设计这两种用于优化芯片漏电功耗的低功耗设计方 法，分析它们在物理设计中应用时的各种方案，并通过对不同方案的对比，给出相应的改进方案； 第四章主要论述上述两种低漏电功耗设计的具体实现过程，将第三章给出的各种低功耗设计改 进方案应用于所选研究对象的物理设计中，通过对时序、功耗、电压降、电迁移效应及过冲电流等 设计指标的分析与比较，以验证所给方案的优势。 第五章是总结和展望。对全文进行总结后，讨论研究工作的不足之处，并对今后研究方向提出 展望。 3 东南大学硕十学位论文 第二章s o c 低功耗设计理论基础 狭义的s o c 低功耗设计是在设计的各个阶段，对于不同的设计层次，为降低芯片的功耗而采用 各种低功耗技术，其应用层次包括系统级、r t l 级、门级、电路级、逻辑级、版图级和上艺级，一 般来说，进行低功耗设计所处的层次越高，能降低的功耗也就越多；广义的低功耗设计则包括芯片 从制造到使片j 的过程中，对降低功耗或应用狭义的低功耗技术的各种技术的总和，它包括版级功耗 优化技术、集成电路低功耗测试技术、功耗分析和估计技术以及e d a 技术等l i ，本文研究的低功耗 设计所属层次为上述狭义s o c 低功耗设计的系统级。 本章首先介绍s o c 芯片中功耗的物理来源，然后论述当前流行的各种系统级低功耗设计方法， 并对它们进行对比和分析，为本文对芯片漏电功耗优化的研究提供理论基础。 2 1s o c 功耗来源 目前s o c 芯片主要采用c m o s 电路来实现，冈此s o c 芯片的功耗主要米白c m 0 s 电路的功耗，对 c m o s 电路来说，其功耗主要由动态功耗、漏电功耗和短路功耗组成【1 7 】。要研究c m o s 电路的低功 耗设计方法，首先要从物理层次上弄清楚它的功耗组成，其次才能从系统实现到物理实现上采用各 种方法来节省功耗，达到低功耗设计的目的。图2 1 为典型c m 0 s 数字电路反向器的功耗来源示 意图，其中开关电流产生动态功耗，内部短路电流产生短路功耗，漏电电流产生漏电功耗【1 8 】。 图2 1 功耗的物理组成 2 1 1 动态功耗( d y 衄m i cp o w e r ) l s w ：开关电流 l s c ：内部短路电流 i l k ：漏电电流 在1 8 0 姗及以上工艺的s o c 芯片中，动态功耗占s o c 芯片功耗的绝大部分，大约占总功耗的7 0 9 0 ，在s o c 芯片的功耗中起决定作用1 1 9 】。动态功耗主要由两部分组成：p m o s 管和n m o s 管驱动后 级负载等效电容产生的充放电功耗及对内部电容充放电产生的功耗。 ( 1 ) 充放电功耗 如图2 1 所示的c m o s 反相器，c l 是寄生电容和负载电容的总和，它包括下一级门的输入电容、 两级之间的互连电容和反相器源漏区等效电容三种类型电容。反相器在高低电平之间的跳变过程， 实际上相当于对负载电容的充放电过程。随着t 艺的不断减小，一直到超深亚微米工艺的过程中， 门的尺寸按比例缩小的同时，互连电容也不断增大而在c i ，中起主要作用。 对一个：竹点f ，当信号从0 到l 或从1 到0 变化时，输出的节点电容c ，产生一个电压变化y ( 大 部分节点电容的充放电压y 的变化范围从g 胛d 剑耽埘，因此矿= 圪埘) ，由此产生的能耗为 c ，牛y 宰纥埘。假设输入信号的翻转概率为口，( 也称为信号活动性) ，电路的时钟频率为厂，那 么，对于有n 个节点的电路，其动态功耗公式如式( 2 1 ) ： 4 第一二章s o c 低功耗设计理论基础 尸= 厂簟聊幸 口乖c i 宰矿 ( 2 1 ) o 一 i7 化简得到： 尸= 厂木宰c ( 2 2 ) ， 其中c ，为等效负载电容，c ，= 口，宰c ( 2 3 ) 一 一_ 由式( 2 1 ) 可看出，减小负载电容、_ t 作电压、工作频率和信号活动性都可以减小动态功耗。 ( 2 ) 内部电容充放电功耗 动态功耗还包括由于输入端信号翻转而输出端信号不变引起的只对器件内部负载充放电的功 耗。这部分功耗一般会比较少，在超深亚微米上艺条件下，内部电容充放电所引起的动态功耗通常 占芯片总功耗的5 左右【2 0 j 。 2 1 2 短路功耗( s h o r tp o w e r ) 以c m o s 反向器为例，短路功耗是指输入从低电压到高电压或从高电压到低电压的转换过程中， 电路内部的n m o s 和p m o s 同时导通时所消耗的功耗。理想c m o s 电路中晶体管的状态改变不需要时 间，不存在从电源到地的通道，但实际上，输入信号不可能是阶跃信号，当输入的上升下降时间大 于输出的上升下降时间时，会存在从电源到地的短路电流。如果n m o s 管的开启电压是杉。，p m o s 管的开启电压是，则当一i i 成立时，将出现短路电流，其短路功耗的公式如式 ( 2 4 ) ： 匕。一= k 木( 一2 巧，) 2 宰r 木母厂 ( 2 4 ) 其中k 是与管子大小和工艺有关的常数、 是阈值电压、f 是信号上升或下降时间、n 是反向 器输出的平均管子数、厂为下作频率。 由此可见，输入上升下降时间越长，则短路电流存在的时间越长，平均短路电流越大。要减少 总的平均短路电流，则需要输入和输出的上升下降时间相同。短路电流的峰值与器件尺寸有关，但 平均短路电流却基本上与尺寸无关，当峰值电流增加时，上升下降时间减小，所以平均电流保持不 变。短路电流与电压的关系取决于沟道长度：对于短沟道而言，由于速度饱和，电流是常数，因此 平均功耗与电压成正比；对于长沟道而言，不会达到速度饱和，平均电流正比于电源电压，冈此功 耗与电压的平方成正比。对大多数芯片而言，短路电流功耗占总功耗的5 1 0 ，如果电源电压低 于两种晶体管的开启电压之和，即 杉。+ lk 。i ，则可以消除短路功耗，但低电源电压是以降低 芯片速度为代价的。 2 1 3 漏电功耗( l e a k a g ep o w e r ) 前面描述的两种功耗类型均是电路处于丁作状态时产生的功耗，而当电路通电但没有输入或在 非正常工作状态下时，电路依然消耗功耗，这就是漏电功耗。随着- t 艺技术的进步，漏电功耗占芯 片总功耗的比重逐步提高。如图2 2 所示，漏电功耗的产生主要来源丁以下几种途径： g n d 图2 2 漏电电流组成示意图 5 东南大学硕十学位论文 ( 1 ) 亚阈值电流( ，肼) ：当栅极输入电压小于阂值电压时产生的电流，此时器件t 作在弱反 型区，有电流从漏极流向源极，此电流叫亚阈值电流，它的计算公式如式( 2 5 ) ： i 一i 。r j r 。6 = c 。y # 冬p n ( 2 5 ) l 式中形、三为器件的宽度和k 度，形。为热电势，k ；。为栅电压，刀为由制造工艺决定的常数，范围 大约在1 到2 5 之间。 ( 2 ) 栅极电流( ，腓) ：随着上艺尺寸的不断减小，栅氧化层的厚度不断减小，在栅极电压的 作用下，直接从栅极通过栅氧化层流向衬底的电流，即栅极电流，。，它产生的原冈主要有两个： 一是栅氧化层两端p n 结的隧穿效应；二是热电子注入效应。 ( 3 ) 栅导漏电流( ，删) ：当器件栅漏之间的反偏电压很高时，会在栅漏间形成很强的屯场， 进而会在栅极靠近漏极的附近形成一个高浓度的p 型区域( 对丁n m o s 管而言) ，同时会产生从漏 极流向衬底的栅导漏电流。 ( 4 ) 源漏区反偏_ 二极管电流( ，。) ：源、漏区与衬底之间会形成一个p n 结，这就会使器件在 所加电压下产生相应的二极管反偏电流。 漏电电流在晶体管中的示意图如图2 3 所示，图中厶为源漏p n 结反偏漏电流，为弧阈值电 流，为栅氧化层穿透引起的栅漏电流，。为热载流子注入引起的栅漏电流，为栅导漏电流，。 为沟道穿透电流【2 1 l 。 图2 3 漏电电流在品体管中的示意图 综上所述，s o c 芯片的总功耗如式( 2 6 ) 所示： p 谢= p 女m 。| c + p s h o h + p i e d b 薹e ( 2 6 ) 在过去的3 0 年间，为了持续获得更高的集成度、更好的性能和更低的功耗，一直致力于降低 c m o s 器件的尺寸。每代新的t 艺技术都会把器什的延时时间缩短3 0 ，从而使得每隔两年微处理器 的速度就可提升一倍。同时，在此阶段的深亚微米工艺s o c 设计中，动态功耗为芯片功耗的主要来 源，对c m o s 电路的功耗估计和分析来说，最重要的任务是降低动态功耗。为了降低芯片的动态功 耗，器件供电电压不断降低，但考虑到保持高的驱动电流和提高器件工作频率，器件的阈值电压也 不得不随之_ 卜降，从而使得漏电功耗对系统的影响逐渐成为不可忽视的要素1 2 2 | 。如表2 1 所示，各种 功耗随着工艺尺寸的减小而变化的程度各有不同： 表2 1 各工艺节点功耗变化 节点 9 0 n m6 5 n m4 5 n m 动态功耗 l x1 4 x2 x 静态功耗 l x2 5 x6 5 x 总功耗 1 x2 x4 x 由表2 1 可知：随着上艺尺寸的减小，总功耗不断增大，特别是静态功耗的增加幅度越来越人， 从9 0 n m 到6 5 n h l 工艺时，静态功耗增加了2 5 倍，而从6 5 n m 到4 5 啪工艺时，静态功耗的增加倍数高达 6 5 倍。有资料显示，在2 5 0 n l n 以上上艺，漏电功耗的影响很小，同动态功耗相比可基本忽略，但剑 了9 0 n m 工艺，漏电功耗已占到总功耗的3 5 5 0 ，当t 艺下降到6 5 n m 及以下工艺时，漏电功耗甚 至占总功耗的一半以上。由此可见，在此阶段的超深弧微米t 艺s o c 设计中，漏电功耗是继动态功 耗之后的另一主要设计因素，甚至逐渐取代动态功耗成为主要的功耗来源，它的优化也己成为设计 者在设计初期就必须面对的挑战之一。 6 第一二章s o c 低功耗设计理论基础 2 2 s o c 功耗优化思想 2 2 1 动态功耗优化思想 电路动态功耗主要受电源电压、晶体管阈值电压、电路上作频率、信号开关活动性及负载电容 的影响1 2 引。在频率一定的情况下，功耗主要取决于三个因素：工作电压、负载电容及开关活动性， 冈此动态功耗优化主要从以上三方面着手。值得注意的是，功耗优化是一个整体，单单考虑某一方 面是不够的。针对动态功耗的影响冈素，主要有以- 卜儿种优化方法： ( 1 ) 电源电压的减小。由式( 2 1 ) 可知，动态功耗与电源电压成平方关系，因此减小电路电源电 压无疑是降低动态功耗的最有效方法，但降低电压会带来一些问题：首先，降低电源电压的情况卜， 如果阈值电压不变，会引起噪声容限( n o i s em a r g i n ) 减小，抗干扰能力减弱，信号传送准确性就会 降低。为保持相同的噪声容限，闽值电压要随供电电压的减少而相应地减少。当前，此技术已相对 较成熟，各e d a 厂商和代t 厂都已提供了相应的支持。然而，阈值电压的减少，会导致漏电功耗呈 指数级增长，使动态功耗的减少无法弥补漏电功耗的增长，结果可能得不偿失，所以要根据：j ：艺水 平来评估；其次，供电电压降低，能耗虽然降低，但相应的延时会增大，系统性能下降。因此用降 低电压的方法来降低功耗，必须用其他方法弥补相应的性能损失。当前一个可行的方法是，通过开 发系统的并行性和流水线来实现，虽然这样会引入一些额外的控制电路并增加功耗，但理论上也可 以减少9 0 以上的功耗：另一个方法是，由于用户对电路性能的要求是变化的，可通过操作系统动 态控制时钟频率和电源电压，达到既保证性能要求，又节约功耗的目的：还有一种折衷方法是，根 据性能的要求，实时改变供电电压，在系统的关键路径上，保持高的供电电压，以保证整个系统的 性能，而在非关键路径上，降低供电电压以减少功耗。但降低供电电压有可能增加新的关键路径， 因而这种方法的使用是有限度的i “j 。 ( 2 ) 负载电容的降低。在c m o s 电路中，电容主要由两方面组成：一是器件的栅电容和节点电容， 它们和器件工艺有关；二是连线电容。随着上艺的发展，连线电容已超过器件电容。为减小电容， 在t 艺方面可选择小的器件，在物理设计时减小连线长度。 ( 3 )减小开关活动性。在c m o s 电路中，动态功耗和信号开关活动性息息相关。若信号开关活动 性为0 ，即使负载电容很大，它也不消耗能量。开关活动性与数据频率有关，数据频率描述单位时间 内信号到达节点的次数，而开关活动性则描述到达节点时信号的翻转几率。此外，在一些c m o s 电 路中，伪跳变占据了相当一部分开关活动性，此类信号没有任何作用，冈而造成系统功耗的白白损 失。伪跳变由电路中的比较器、进位加法器、解码器等运算逻辑部件形成，它一旦形成便向下一级 电路传播，直到寄存器为止。因此它造成的功耗与它经过的路径有关，传播经过的单元越多，浪费 的功耗便越多【2 5 1 。为了降低伪跳变带来的浪费，一种办法是消除伪跳变的产生；另一办法是缩短其 传播长度。 2 2 2 漏电功耗优化思想 器件处于正常和休眠模式时均会产生漏电功耗，要想降低漏电功耗必须从这两种模式考虑。影 响晶体管漏电流大小的因素有很多，主要是工艺方面的参数、实际电路的拓扑结构和输入状态等。 在t 艺技术方面，漏电功耗的降低可通过控制器件尺寸( 沟道长度、氧化层厚度、节区深度等) 和 掺杂米实现；在电路设计方面，通过控制器件源极、栅极、漏极和衬底的电压可有效地控制器件的 阈值电压和漏电流；器件处于正常模式时，可通过阈值电压的升高降低阈值电流，具体实现方法 包括对芯片采用动态闽值电压( d y n 锄i cv t hs c a l i n gm e t h o d ) 、阈值电压跳跃( v t h d r o p p i n gm e t h o d ) 及采片j 多阈值的器件进行芯片设计；器件处于休眠模式时，通过晶体管堆叠方法( s t a c k i n gt r a n s i s t o r m e t h o d ) 可降低漏电功耗，另外可通过电源门控方法( p o w e rg a l i n g ) 关闭不_ l 作的电路，降低漏电 功耗。漏电功耗优化思想主要包括工艺控制法、电源电压控制法、阈值电压法和输入控制法o j ： ( 1 )工艺控制法。生产t 艺是影响集成电路各项性能参数的重要原因，功耗也不例外。可通过控 制晶体管的沟道长度、氧化层厚度、结深等结构参数及不同的沟道掺杂方式减小漏电流的影响。如 果电场减小的速度保持相对恒定，短沟道效应就能得到较好的控制，因此在减小供电电压的同时， 7 东南人学硕士学位论文 必须使晶体管垂直方向和水平方向的几何参数与之成比例减小。此外，改变沟道掺杂方式也能在一 定程度上减小短沟道效应的影响，杂质分布的不同将会改变沟道区域的电场和电位分布，这样在减 小品体管截止状态下漏电流的同时，可在线性和饱和状态下获得最大驱动电流。 ( 2 )电源电压控制法。减小电源电乐最初是为了减小电路的动态功耗，但它也是减小漏电电流的 一个有效方法。以o 1 3 u m t 艺为例，阈值电流和栅漏电流分别以三次方和四次方的速度随电源电 压的减小而减小【2 7 1 。 ( 3 ) 闽值电压控制法。从式( 2 6 ) 可看出，品体管的阂值电压决定性地影响着亚闽值电流的大小， 对于当前亚阈值电流占主导地位的主流工艺来说，通过对闽值电压的控制优化漏电功耗，增大阈值 电压是减小漏电电流的一个非常有效的方法。 ( 4 )输入向量控制。对于单个晶体管，可用模型计算其漏电电流，但在进行一定的级联组成电路 后，漏电电流就会表现出堆栈效应。当晶体管组成各种逻辑门后，堆栈效应