（微电子学与固体电子学专业论文）dsp芯片中的锁相环研究与设计.pdf

摘要 摘要 随着集成电路设计工艺水平的不断提高，高性能、低成本已成为s o c 芯片设计的 主要挑战，作为片上时钟发生器锁相环的设计变得非常关键。电荷泵锁相环具有易于集 成、低功耗、低抖动、频率牵引范围大和静态相位误差小等优点，成为了当前数字锁相 环产品的主流。 本文设计了一款面向1 6 位定点d s p 芯片的三阶电荷泵锁相环。文章在深入分析电 荷泵锁相环设计理论的基础上，根据d s p 芯片对锁相环的具体应用要求，确定了锁相 环的总体电路结构和各项性能参数。然后将各项参数指标分到各个模块上，进行单元电 路的设计。在单元电路的设计时，论文重点讨论并解决了下述问题： 1 ) 鉴频鉴相器的优化设计，在降低死区的同时，有效地增加鉴相带宽； 2 ) 采用开关在源极的新型电荷泵结构，在消除电荷共享效应的同时，具有开关加 速的功能以及很高的电流匹配精度； 3 ) 使用二阶无源r c 环路滤波器降低了输出纹波，并对滤波器参数进行了优化设 计： 4 ) 压控振荡器采用四级延迟单元的环形振荡器，每级采用r s 触发结构来产生差分 输出信号，在有效降低静态功耗的同时，具有较好的抗噪声能力； 5 ) 采用全定制设计的可编程分频器，在尽可能的减少设计单元的同时，实现对输 出不同频率的调节要求。 所设计的电荷泵锁相环采用s m i c0 3 5 1 a mc m o s 工艺实现，5 v 电源供电，其面积 为5 0 2 i - t m 4 9 6 肛m 。仿真结果表明，锁相环的频率捕获范围为2 m h z - - 一6 0 m h z ，在v c o 输出频率为2 0 m h z 时，环路的锁定时间为1 2 7 p s ，抖动的峰峰值小于5 1 2 p s ，功耗为 6 2 m w ，能完全满足d s p 芯片时钟系统的要求。 最后，为了d s p 系统仿真的需要，论文还对所设计的电荷泵锁相环建立了v e f i l o g 功能模型，并对今后下一步工作中建立锁相环p 核，实现锁相环的可复用性作了展望。 关键词：锁相环电荷泵压控振荡器i p 核 a b s t r a c t a b s t r a c t w i t ht h er a p i dd e v e l o p m e n to f i cd e s i g na n d p r o c e s s ，h i 【g hp e r f o r m a n c ea n dl o wc o s ta r e n o wt h em a i nc h a l l e n g e sf o rs o c d e s i g n p h a s e l o c k e dl o o p ( p l l ) u s e da sc l o c kg e n e r a t o ro n c h i pb e c o m e sv e r yc r i t i c a l b e c a u s eo ft h em e r i to fi n t e g r a t e de a s i l y , l o wp o w e r , l o wj i t t e r , s m a l lp h a s ed i f f e r e n c ee r r o ra n db i gc a p t u r es c a l e ，t h ec p p l l ( c h a r g e - p u m pp l l ) h a s b e c o m eo n eo ft h em a j o rd i g i t a lp l l p r o d u c t t h i sp a p e rp r e s e n t sat h i r d - - o r d e rc p p l lu s e di nt h e16 - b i tf i x e d - p o i n td s p b a s e do n t h ea n a l y s i so ft h et h e o r yo fc p p l la n da p p l i c a t i o nr e q u i r e m e n t si nt h ed s p , t h es t r u c t u r e a n dt h ep e r f o r m a n c es p e c i f i c a t i o n so ft h ep l la r ed e f i n e d ，a n dt h e nt h es u b c i r c u i t sa r e d e s i g n e d d u r i n gt h e s ep r o c e d u r e s ，t h i st h e s i sd i s c u s s e sa n ds o l v e st h ef o l l o w i n gp r o b l e m s ： 1 ) o p t i m i z e st h ep f d ( p h a s ea n df r e q u e n c yd e t e c t o r ) t or e d u c et h ed e a d - z o n ea n d i n c r e a s et h eb a n d w i d t ho fp h a s ed e t e c t o r ； 2 ) a d o p t san e wt y p eo fc p ( c h a r g e p u m p ) w i t ha c c e l e r a t e ds w i t c hi ns o u r c e ，i ts o l v et h e e f f e c to fc h a r g es h a r i n ga n dw i t hh i g hc u r r e n tm a t c h i n ga c c u r a c y ； 3 ) a d o p t sas e c o n d - o r d e rr cf i l t e rt or e d u c et h eo u t p u tt i p p l e ，a n do p t i m i z e st h e p a r a m e t e r so f t h ef i l t e r ； 4 ) a d o p t sar i n gv c ow h i c hc o n s i s t so ff o u rs t a g eo fd e l a ye l e m e n t s ，e a c ho ft h e m a d o p t st h er sf l i p - f l o pt og e n e r a t ed i f f e r e n c eo u t p u t t h i ss t r u c t u r er e d u c e st h e p o w e rd i s s i p a t i o ne f f e c t i v e l ya n dw i t hm u c hb e t t e rp e r f o r m a n c ei na n t i - n o i s e ； 5 ) d e s i g nt h ep r o g r a m m a b l ef r e q u e n c yd i v i d e rb ym e t h o do ff u l lc u s t o m i tr e d u c e s e l e m e n t sa sm u c ha sp o s s i b l ea n dm e e t st h ed i f f e r e n tr e q u i r e m e n t si nt h ef r e q u e n c y o fo u t p u tc l o c k t h ec p p l li sc o m p l e t e di ns m i c0 3 5 u mc m o sp r o c e s sw i t h5 vs u p p l yv o l t a g e t h e a r e ao ft h ec h i pi s5 0 2 1 x m x 4 7 6 t m s i m u l a t i o nr e s u l t ss h o wt h a tt h ep l lc a no p e r a t ef r o m 2 m h zt o6 0 m h z w h e nt h eo u t p u to fv c oi s2 0 m h z ，t h el o c kt i m eo ft h ep l li s12 7 p s ，t h e p e a k - t o - p e a kj i t t e ri sl e s st h a n5 12 p s ，a n di t sp o w e rd i s s i p a t i o ni so n l y6 2 m w , s oi tc a nf u l l y s a i t i s f yt h er e q u i r e m e n t so ft h ed s pc l o c ks y s t e m a tt h ee n d ，t h i st h e s i sc r e a t e st h ev e r i l o gf u n c t i o nm o d e lo ft h ec p p l li no r d e rt om e e t t h ed e m a n do fd s ps y s t e mv e r i f i c a t i o n ，a n db r i e f l yp r e s e n t st h ed e s i g no fp l li pc o r ei n f u t u r ew o r k k e y w o r d s ：p h a s e - l o c k e dl o o pc h a r g e p u m p v o l t a g ec o n t r o l l e do s c i l l a t o r i n t e l l e c t u a l p r o p e r t yc o r e l i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取 得的研究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文 中不包含其他人已经发表或撰写过的研究成果，也不包含本人为获得江南 大学或其它教育机构的学位或证书而使用过的材料与我一同工作的同志 对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 签名：日 期： 关于论文使用授权的说明 本学位论文作者完全了解江南大学有关保留、使用学位论文的规定： 江南大学有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允 许论文被查阅和借阅，可以将学位论文的全部或部分内容编入有关数据库 进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文， 并且本人电子文档的内容和纸质论文的内容相一致。 保密的学位论文在解密后也遵守此规定。 签名：导师签名： 日期： 第一章绪论 第一章绪论 1 1 课题研究背景和意义 锁相环p l l ( p h a s e l o e k e dl o o p ) 是一个闭环的相位自动控制系统，它的输出信号 能够自动跟踪输入信号的相位变化，因此也可以将之称为相位差自动跟踪系统，即能够 自动跟踪两个信号的相位差，并且靠反馈控制来达到自动调节输出信号相位的目的。 世界上第一个锁相环电路是1 9 3 2 年由法国工程师b e l l e s c i z e 提出的 1 1 ，他在提出同 步检波理论时，第一次公开发表了锁相环电路的数学描述，并用其提取相干载波来完成 同步检波。第一片锁相环集成电路出现于1 9 6 5 年，采用全模拟电路实现：利用一个四 象限模拟乘法器实现相位检测，无源r c 电路实现环路滤波，压控振荡器产生锁相环的 输出信号，这种锁相环被称为模拟锁相环( a p l l ) 或线性锁相环( l p l l ) t 2 1 。随着对锁相技 术的理论和应用研究不断深入，1 9 7 0 年出现了最早的数字锁相环( d p l l ) ，准确地讲这 是数模混合锁相环( m i x e d s i g n a lp l l ) ，因为除了用异或门或者j k 触发器搭建的鉴相 模块，其它组成模块依然采用模拟电路。后来数模混合锁相环技术不断发展，理论也逐 步完善，成为现代锁相环产品的主流。 此外，还出现了另一种类型的锁相环“全数字锁相环”( a d p l l ) 【3 ，4 】，即电路 全部由数字电路实现，它不含像电容电阻这类的无源器件，而且内部信号也全是数字信 号。由于全数字锁相环所有部件均用数字电路实现，因此在抗干扰能力方面有较大优势， 且设计难度较含有模拟电路的锁相环要低1 5 ，但由于全数字锁相环的锁相精度不高、且 很难得到超过一个数量级的倍频系数，因此目前高性能v l s i 应用中大多还是采用数模 混合型锁相环【6 】。 随着半导体技术的发展，深亚微米c m o s 工艺的出现，锁相环的性能不断提高， 其应用范围也不断扩展。除了用于传统的频率合成、频率变换、模拟数字信号的调制与 解调外，锁相环还广泛用于数字通信中的位同步提取以及时钟恢复。目前，像d s p 这 种包括各种功能子系统在内的高速、集成化的系统，对时钟信号偏斜( c l o c ks k e w ) 和 相位抖动指标的要求越来越严格【7 8 1 ，作为片上时钟发生器的锁相环电路设计已经成为 当今v l s i 电路设计的一个热点和难点1 9 。 本文根据实际工程需要，基于s m i c0 3 5 1 a mc m o s 工艺，设计了一款用于1 6 位定 点d s p 芯片的高性能低噪声的电荷泵锁相环电路，并对其建立了v e r i l o g 功能模型用于 d s p 系统的整体仿真，具有重要的理论意义和实际应用价值。 1 2 锁相环研究现状及一般方法 随着集成电路产业的不断发展，锁相环作为一个基本的a s i c 宏单元，被广泛的应 用于无线通讯和微处理器的时钟电路，对于其工作频率、功耗、噪声特性、捕获时间、 芯片面积、工艺成本等方面的研究逐渐成为人们关注的焦点。 在国内，由于加工工艺及试验条件所限，对于锁相环的研究生产水平普遍不高。虽 江南大学硕士学位论文 然近来有部分国内厂商推出了速度在1 5 g h z 以上的p l l 产品，但其主要还是以反向设 计为主，很少拥有自主知识产权，高性能p l l 产品的核心技术仍主要集中在一些国际跨 国i c 公司手中。 而在国外，锁相环技术不断发展，一方面在原有p l l 结构的基础上提出了很多全新 的、性能优越的子电路模块结构，主要体现在新型鉴频鉴相器、电荷泵和压控振荡器的 设计上；另一方面，锁相环路也不再局限于早期p l l 的简单结构，d l l ( d e l a y - l o c k e x l l 0 0 p ) 0 0 , iq 、m d l l ( m i x e d m o d ed e l a y - l o c k e dl o o p ) 、s m d ( s y n c h r o n o u sm i r r o r d e l a y ) 1 1 3 等新结构不断涌现。 当前，在工程上应用最多的是基于鉴频鉴相器p f d ( p h a s ea n df r e q u e n c yd e t e c t o r ) 的电荷泵锁相环c p p l l ( c h a r g e p u m pp l l ) 。相对于其它结构的锁相环，电荷泵锁相环 有易于集成、低功耗、低抖动、频率牵引范围大和静态相位误差小等诸多优点。对于电 荷泵锁相环的分析，一般采用类似于模拟锁相环的研究方法，认为当它锁定时输出频率 不变，相差很小，进而将鉴频鉴相器看作一个线性部分，它的输出正比于输入的相差， 最终得到类似于模拟锁相环的解析公式。然而，上述的方法仅适用于电荷泵锁相环锁定 的情况，对于锁相环捕获过程就无能为力了。还有人对电荷泵锁相环的z 域模型进行了 研究 1 4 1 5 1 ，但一般只局限于二阶电荷泵锁相环，而且理论推导较为繁琐，想得到解析解 比较困难，对三阶电荷泵锁相环1 1 6 的研究就更为困难。但足，三阶电荷泵锁相环较二阶 电荷泵锁相环而言，性能更为优越。这是由于三阶电荷泵锁相环在二阶的基础上又引入 了一个极点，减小了滤波器的输出纹波对压控振荡器的影响，抑制了压控振荡器控制电 压的跳动，保证了压控振荡器输出相位的稳定性，同时降低了锁相环的内部噪声。 1 3 论文的主要工作和创新点 论文从锁相环的基本理论入手，对电荷泵锁相环的组成、线性模型、稳定性以及噪 声特性进行了分析。然后根据d s p 芯片对锁相环的具体应用要求，确定了锁相环的总 体电路结构和各项性能参数。之后再将各项参数指标分到各个模块上，进行单元电路的 设计。 单元电路的设计和仿真是论文的工作重点。其中，对于鉴频鉴相器的设计，在降低 死区的同时，有效地增加鉴相带宽；对于电荷泵的设计，采用开关在源极的新型电荷泵 结构，在消除电荷共享效应的同时，具有开关加速的功能以及很高的电流匹配精度；环 路滤波器的设计时采用二阶r c 无源滤波器，提高了锁相环的稳定性，减小了纹波；压 控振荡器采用四级延迟单元的环形振荡器，每级采用r s 触发结构来产生差分输出信号， 在有效降低静态功耗的同时，具有较好的抗噪声能力；另外，论文还用全定制的方法设 计了最大分频系数为9 分频的可编程分频器，在尽可能的减少设计单元的同时，实现输 出频率的调节要求。在这过程中，每个模块的设计均使用h s i p c e 软件进行晶体管级的功 能仿真，并对仿真结果进行了仔细分析。 对各个子电路模块的设计仿真完成之后，本文将模块电路调联起来用h s i m 软件进 行锁相环路的系统仿真。仿真结果表明，锁相环的捕获频率范围为2 m h z - - 6 0 m h z ，在 2 第一章绪论 v c o 输出频率为2 0 m h z 时，捕获时间为1 2 7 u s ，抖动的峰峰值小于5 1 2 p s ，功耗为 6 2 r o w ，能完全满足d s p 芯片时钟系统的要求。 之后论文通过分析深亚微米工艺下数模混合电路的版图设计技术，设计了该锁相环 电路的版图，设计中采用s m i c0 3 5 9 i nc m o s 工艺，三层金属布线。 最后，为了d s p 系统仿真的需要，论文对所设计的电荷泵锁相环建立了v e r i l o g 功 能模型，并对今后下一步工作中建立锁相环i p 核，实现锁相环的可复用性作了展望。 电荷泵锁相环及其i p 核的设计研究将提高国内锁相环的设计水平，促进数模混合电路 设计和s o c 技术的发展。 本文的创新之处主要有： ( 1 ) 采用开关在源极的新型电荷泵结构，在消除电荷共享效应的同时，具有开关加 速的功能以及很高的电流匹配精度。 ( 2 ) 压控振荡器采用四级延迟单元的环形振荡器，每级采用r s 触发结构来产生差 分输出信号，在有效降低静态功耗的同时，具有较好的抗噪声能力。 ( 3 ) 采用全定制设计的可编程分频器，在尽可能的减少设计单元的同时，实现对输 出不同频率的调节要求。 ( 4 ) 建立了锁相环的v e r i l o g 功能模型。 1 4 论文的结构 本文研究设计了一款用于1 6 位定点d s p 芯片的高性能低噪声电荷泵锁相环电路， 并建立了其v e r i l o g 功能模型用于d s p 系统的整体仿真。论文共分为六章： 第一章是绪论，主要介绍本课题的研究背景和意义，锁相环研究现状及一般方法， 论文的主要工作及创新点，论文的结构。 第二章阐述了锁相环的相关设计理论，首先通过介绍基本锁相环的工作原理，引出 了电荷泵锁相环的组成，然后对电荷泵锁相环的线性模型进行分析，推导了三阶电荷泵 锁相环的系统传递函数。接着介绍了锁相环的稳定性和噪声特性，提出了一种环路滤波 器的优化设计方法，为后面实际电路的设计提供指导，最后简单介绍了锁相环的主要性 能参数。 第三章是电荷泵锁相环的设计实现，首先根据d s p 芯片对锁相环的具体应用要求， 确定了锁相环的总体电路结构和各项性能参数。之后将各项参数指标分到各个模块上， 分别对各个子电路进行设计，并完成了子电路的功能仿真。 第四章是锁相环路的整体仿真分析及版图设计，分别对锁相环路的锁定时间、捕获 范围、抖动、以及充放电时的电流匹配精度进行了仔细的仿真，并比较了环路在不同温 度和电源变化时的特性。之后通过分析深亚微米工艺下数模混合电路的版图设计技术， 完成了该锁相环电路的版图设计。 第五章主要对论文所设计的三阶电荷泵锁相环建立了v e r i l o g 功能模型，用于d s p 系统的整体仿真。 3 江南大学硕士学位论文 第六章为结论，总结了本文的主要工作，并对今后下一步工作中建立锁相环p 核， 实现了锁相环的可复用性作了展望。 4 第二章锁相环的设计理论 第二章锁相环的设计理论 2 1 基本锁相环的工作原理 锁相环是一个闭环的相位控制系统，它的输出信号( 由振荡器产生) 的相位能够自 动跟踪输入参考信号的相位。当锁相环处于“锁定”状念时，输出信号与输入参考时钟 的相位差为零或保持不变f l7 1 。如果产生一个相位差，控制理论将对振荡器起作用，使得 相位差降至最小。在这样一个控制系统中，输出信号的相位被锁定到参考信号的相位。 基本的锁相环结构如图2 1 所示，由三个基本功能模块组成：压控振荡器( v c o ) 、 鉴相器( p d ) 、环路低通滤波器( l p f ) 。 呢埘 宓瞳 图2 1 基本的锁相环结构 f i g 2 - 1t h e b a si ca r c h it e c t u r eo fp l l 其中鉴相器用来比较参考时钟吃的相位和v c o 输出时钟吃，的相位，产生的输出 与它们的相位差在一定范围内近似成线性比例，即 k 肋( 一九) ( 2 1 ) 这里k p d 为鉴相器的“增益”，单位为v r a d 。 由于在稳态下，振荡器的控制电压必须保持恒定，也就是说鉴相器的输出必须经过 滤波。因此在鉴相器和v c o 之间插入一个环路低通滤波器，用来抑制鉴相器输出的高 频成分，仅把直流分量，f 送到振荡器。暂时我们假设该环路低通滤波器在低频下具有 单位增益( 例如，一阶r c 电路) 。 压控振荡器是根据不同的输入电压控制输出信号频率，理想的v c o 其特性函数为： 国。f = c o o + k 比d w ( 2 2 ) 其中k 啪为常数，表示电路的灵敏度。 这里要注意的是，图2 1 所示的反馈环路是比较输入与输出的相位，而不需要了解 其反馈的电压或者电流。如果环路增益足够大，那么在稳态时，输入相位九与输出相位 。，之间的差就会降到很小的值，使相位对齐。 现在分析锁定条件下，输入有微小的相位变化或频率变化时锁相环的响应。 考虑锁相环刚开始处于锁定状态，假设它的输入和输出波形可表示为： v i i ( t ) = 形 o s o ) 1 t ( 2 3 ) ，( t ) = c o s ( c a l t + 九) ( 2 4 ) 江南人学硕士学位论文 式中忽略了高次谐波，九是静态的相位误差。如图2 2 所示，假设输入在t = t ，时有一个 相位阶跃吮，也就是，九= c o 。f + 办“o t 1 ) 。由于滤波器的输出不会立即发生变化，所 以v c o 刚丌始还是以频率q 振荡。随着输入输出间相位差的增加，鉴相器产生的脉冲 宽度增大，迫使逐渐上升。结果，v c o 的频率丌始变化，试图将相位误差减到最 小。在该过程中环路不再锁定，因为相位误差一直随时间变化。 匕。 。 图2 2 锁相环对相位阶跃的响厘 f i g 2 - 2e x a m p l eo fp h a s es t e pr e s p o n s e v c o 的频率丌始变化后，如果锁相环又回到锁定状态，则0 7 。，必须最终回到q ，从 而使和九也回到他们原来的值。由于九改变了办，所以v c o 频率的变化必须使0 7 。， 下的面积能够为。，提供增加的相位办，即： i 0 7 0 u t d t = l ( 2 5 ) l 因此，当环路稳定下来后，输出吃。变为 吃，( f ) = c o s 0 7 1 t + 矽o + 办u ( t t 1 ) 】 ( 2 6 ) 从而如图2 - 2 所示，。，逐渐赶上了屯。 需要注意以下两点： ( 1 ) 在锁相环又回到锁定状态后，所有的参数( 总的输入输出相位除外) 都回到 其初始值。也就是说，九，以及v c o 频率保持不变，这是期望的结果，因为这三 者存在一一对应的关系而输入频率保持不变。 ( 2 ) 振荡器的控制电压可为p l l 的分析提供了一个合适的测试点。测量图2 2 中 的相位和频率随时间的变化很难，而在仿真和测量中可轻易监测巧p f 。 现在观察p l l 在t = t ，时刻输入频率发生小的阶跃a 0 7 的情况下锁相环的响应，如图 2 3 所示，与相位阶跃的情况一样，v c o 开始以0 7 ，振荡。此时，鉴相器产生逐渐增宽的 脉冲，随时间增大。当0 7 。，达到力。+ a 0 7 时，鉴相器产生的脉冲宽度开始减小，最 后稳定在一个值上，产生的直流分量为( q + a 0 7 - - 0 7 。) k 脚。因此，锁相环对频率阶跃 的响应使控制电压和相差都有固定的变化。如果输入频率变化缓慢，缈。，将跟踪c o 加。 6 第二章锁相环的设计理论 !- ：协i a 口 j 1 几f u l j l 厂l 九，l 厂u l 厂乙 ；! ：一 了了 一j 几 n 几几几几几门几n厂1j 几n 几几几几几门几n j l j 卜l 儿几n 儿 k 一一 虬| 一 t l t 图2 - 3 锁相环对小的频率阶跃的响应 f i g 2 - 3r e s p o n s eo fap l lt oas m a i1f r e q u e n c ys t e p 由上可见，锁相环是一个动态系统，它的响应与输入和输出的过去值都有关系。只 要输入和输出保持精确的周期性( 也就是九= c o 。t 且九，= 缈由t + 九) ，环路将工作在稳 定状念，不会发生瞬态变化。只有输入或输出的剩余相位发生变化时，锁相环爿会有响 应。 2 2 电荷泵锁相环的组成 电荷泵锁相环是当前工程中应用最广泛的锁相环结构，与传统的锁相环相比，电荷 泵锁相环捕获范围大、捕获时间短，稳定性大幅度提高，功耗也有相当程度减小，整体 性能有一个质的飞跃【1 8 1 。 电荷泵锁相环的基本结构如图2 4 所示，基本组成包括鉴频鉴相器( p f d ) 、电荷泵 ( c p ) 、低通滤波器( l p f ) 、压控振荡器( v c o ) 和分频器。从图中可以看出，与基本 锁相环相比，电荷泵锁相环新增了鉴频鉴相器的鉴频功能，同时还增加了电荷泵和分频 器模块，而其余各部分与基本锁相环结构相同。这里，我们先对电荷泵锁相环不同于基 本锁相环的各个模块作简单介绍。 0 加 0 础 图2 - 4 电荷泵锁相环的基本结构 f i g 2 - 4t h eb a si ca r c h i t e c t u r eo fc h a r g e p u m pp l l 1 鉴频鉴相器 鉴频鉴相器是电荷泵锁相环中的数字部件。它检测输入信号和反馈信号的相差和频 差，并输出三种逻辑状态作为控制电荷泵的开关。 鉴频鉴相器有如下特点： 7 江南人学硕士学位论文 ( 1 ) 鉴频鉴相器是边缘触发器件，它不关心输入和反馈信号的占空比是否为5 0 ， 而对于异或门鉴相器则严格要求信号的占空比为5 0 ； ( 2 ) 鉴频鉴相器可以鉴别频差，而不需要辅助频率捕获。当鉴频鉴相器和电荷泵同 时使用时，理论上可以获得无限的牵引范围。 ( 3 ) 当使用鉴频鉴相器时，输入信号或反馈信号的触发边缘转换多一次或少一次都 可能引起很大的误差信号，并且这种效应可能持续多个周期。 鉴频鉴相器最基本的电路结构如图2 5 所示，它由两个d 边缘触发器和一个与门构 成。d 触发器的输入d 端被置为高电平“l ，复位端r e s e t 是由两个d 触发器的输出经 与门后产生，输入信号a 、b 作为d 触发器的时钟。 i d d 图2 - 5 鉴频鉴相器电路结构 f i g 2 - 5s c h e m a t ic so fp f d 鉴频鉴相器的工作过程如下：设初始值q 爿= 绋= 0 ，当输入a 由低变高，则q 彳输 出高电平；接着若b 也从低到高，于是绋也输出高电平，则与门使两个触发器复位。 换句话说，g 和如同时在短时间变高，但两者的平均值之间的差值依然能j 下确地表示 输入的相位差或者频率差。鉴频鉴相器的工作波形和状态变换如图2 - 6 和图2 7 所示， 可以看出它共有三种状态：“l 、“0 ”、“一l 。 状态“1 ”表示q 。为高，控制电荷泵对滤波器充电； 状态“0 表示级和绋均为低，电荷泵处于保持态； 状态“一l 表示为q 占高，控制电荷泵对滤波器放电。 爿厂 厂 厂 厂 b 厂 厂 厂 厂 q l 1 f 1 1 阳 一 图p 一 形吖 一 波。 一 作珊 一 工胁 一 啪 一 h h 一 图良 一 h 第二章锁相环的设计理论 厂 j ，、厂一、 ，c q 受9 3 ， u 图2 - 7p f d 状态转换图 f i g 2 - 7s t a t ed i a g r a mo fp f d 2 电荷泵 电荷泵是由两个带开关的电流源组成，根据两个逻辑输入信号来决定：是把电荷泵 入环路滤波器还是将电荷从环路滤波器中泵出。图2 8 为基本的电荷泵结构，它由一个 p f d 驱动，后面接低通环路滤波器。 图2 - 8 基本的电荷泵结构 f i g 2 - 8s c h e m a t i c so fs i m p l ec h a r g e p u m pp l l 其工作过程如下： 当鉴频鉴相器输出电压信号u p 为高时，电荷泵上面开关导通，电荷泵将以电流，。 对滤波器充电；当鉴频鉴相器输出d n 为高时，打开电荷泵下面开关，电荷泵以电流，： 对滤波器放电。由于这种结构是通过电流充放电来改变输入低通滤波器的电压的，故对 低通滤波器的电压幅值没有限制。因而，电荷泵锁相环的捕获范围很宽，它完全由压控 振荡器能够工作的频率范围决定。另外，当电荷泵上下的开关都关断时，低通滤波器的 电压保持原来值，由于u p 和d n 信号实际表征的是输入与输出之间的相差，因此鉴频 鉴相器的输出相差为o ，这说明了电荷泵和鉴频鉴相器结构具有零静态相差误差的优点， 它产生的输出时钟信号相比于输入信号无失真。 3 分频器 当锁相环反馈通路中加入分频器后就可以实现对输入信号的倍频作用。分频器的输 入信号来自压控振荡器的输出，输出信号接到鉴频鉴相器上。它把压控振荡器的输出频 9 江南大学硕士学位论文 率经过m 次分频后传到鉴频鉴相器，用来和参考信号进行频率和相位的比较。我们假 定输入频率为c o 加，输出频率为缈刎，分频为m ，那么它们之间的关系为： = 缈。，m ( 2 7 ) 目前分频器多采用数字电路实现，其使用的d 触发器和加法器都是常见的结构。 2 3 电荷泵锁相环的线性模型 由图2 4 可见，电荷泵锁相环作为一个反馈系统来说是非线性的。但是，当环路处 于锁定状态或处于工作点附近时，其相位的变化可以采用线性模型进行很好的近似【1 9 】。 假定输入与输出相位分别为九、丸，以为输入丸与。，分频后的相差。我们来讨 论环路锁定时的情况，此时系统传输函数为： 耶，= 瑞 ( 2 8 ) 这旱加( s ) 和。( s ) 分别是丸和九，的拉普拉斯变换，九的拉普拉斯变换则为。( s ) 。 由于在输入信号的一个周期内，鉴频鉴相器的输出为“1 或者“一1 ”的时间为： t o = 九t o 胁 ( 2 9 ) 其中国如为输入信号的频率，因此若电荷泵充放电的电流匹配且均为，即，则在输入信号 的一个周期内流入( 或流出) 低通滤波器的平均电流应为： f 。：丛：生丛 ( 2 1 0 ) 。 7 2 z r 从上式可以看出，流入( 或流出) 低通滤波器的平均电流与信号频率无关。因此， 通过将电荷泵输出电流平均化，可以得到鉴频鉴相器和电荷泵共同使用时，输出电流对 输入相差的传递函数为： i ( s )i c e 一= = 一 。( s ) 2 万 ( 2 1 1 ) 低通滤波器的选取对环路的影响非常大。有源滤波器会引入自身的电源噪声，高阶 的无源滤波器稳定性和抗噪能力又差，因此一般选取最简单的低阶无源滤波器。一阶低 通滤波器是尺p 和c p 的串联组合，如图2 - 9 ( a ) 所示，每次c p 对l p f 注入电流和拉出电流 时，尺p 上会形成一个固定电压u = i c p r p ，从而使得控制电压会经历一个大的跳动。即 使在锁定的情况下，电荷泵上的注入电流和拉出电流的不匹配以及电荷泵的两个控制开 关均导通时的电荷注入和时钟馈通，都会在v c o 的输入上引起电压跳动，这就形成了 纹波，作用于v c o 上会造成相位的漂移。为了缓解这个问题，引入附加电容c l ，将它 与尺p 和c p 并联，如图2 - 9 ( b ) 所示，它的加入可以显著减小控制电压的纹波，改善输出 信号的纯度。 二阶无源低通滤波器的传输函数可以得到： 1 0 第二章锁相环的设计理论 耶) 2 石i 1 + s r e c 磊p ( 2 1 2 ) ；g o e ，s 为拉普拉斯因子。如果c 1 远小于c p ，大概为其1 1 0 左右，则式( 2 1 2 ) 变为： ，( s ) ：1 + _ s r e c e ( 2 1 3 ) 此时低通滤波器相当于一阶无源低通滤波器的模型，这将为以后的分析带来很大的方 卜 ( a )【b ) 图2 - 9 一阶和二阶低通滤波器 f i g 2 - 9f ir s t o r d e ra n ds e c o n d o r d e r1 0 w p a ss f i1 t e r s 接下来讨论压控振荡器，根据式( 2 2 ) ，压控振荡器的输出角频率国。，正比于控制信 号，但v c o 系统的模型应当输出而不是国。，。通过对变化频率积分可以得到： 。，( f ) = k 啪i d t ( 2 1 4 ) 九，的拉普拉斯变换为： 删( s ) = 垒堕 ( 2 1 5 ) j 即得到v c o 的传输函数： 型：k v c o ( 2 1 6 ) v 嗯f s 分频器将v c o 的输出信号频率降低到原来的1 m 倍，同时也将相位降低到原来的 1 m 倍，因而分频器只是一个增益模块，其增益为1 m 。 现在我们建立电荷泵锁相环在锁定状态下的线性模型，如图2 1 0 所示。这个系统 可以描述p l l 在输入相位阶跃、频率阶跃或者其他激励信号时的相位变化，它的传输函 数为： ic p f 0 s 、k y c 0 一瑞2 趣 1 7 ) 2 7 r m 将式( 2 1 3 ) l p f 的传输函数f ( s ) 代入系统传输函数厅( s ) 可得： 江南火学硕十学位论文 m 砌p q ( + 1 ) 州d 2 万云若丽s + ( c ) p s + k ( i ) p s + k p f 其中，k = 丽i c e 百k v c o 丽r e c i ，= 篇= 而1 。 二阶时，电荷泵锁相环的线性模型为三阶的。 0 拥( 曲 p f d ，c p ( 2 1 8 ) 可见，当无源低通滤波器为 v c o 础q ) 州加一 此时电荷泵锁相环为二阶系统，把0 ) 的分母写成规范形式s 2 + 2 知。s + 0 9 。2 可得： 锁私= 暖 阻尼因子孝= 半 ( 2 2 0 ) ( 2 2 1 ) 2 4 电荷泵锁相环的稳定性及噪声分析 从上节的介绍可见，电荷泵锁相环可看作连续时间线性系统来分析。将锁相环看作 线性系统，则它的环路带宽和相位裕度就决定了系统性能。环路带宽决定锁相环路的响 应速度1 2 0 ；而相位裕度则影响环路的频率过冲和稳定性。由于采用了二阶r c 滤波器， 极点的引入带来了锁相环路的稳定性问题【2 。这罩我们介绍一种环路滤波器的优化设计 方法，通过这种方法，给出设计时所需的环路带宽和相位裕度可以保证锁相环路的稳定 性1 2 2 。 根据上节的分析，电荷泵锁相环的开环传递函数可以得到为： g ( s ) ：生茎鬯坚生；( 2 2 2 ) 、7 2 z r m ( c l + c p ) ( s 正+ 1 ) s 。 1 2 第二章锁相环的设计理论 其中五= 鬻，t 2 = r e q 。 将其写成频域形式： g ( j 0 3 ) = 二! 垫! 竽圣望：( 2 2 3 ) 2 x m 0 3 2 ( c l + c e ) ( 1 + j 0 3 t i ) 故其相位裕度为： 缈( 缈) = 1 8 0 。+ t a n - 1 ( 0 3 t 2 ) - t a n - 1 ( 0 3 r , ) ( 2 2 4 ) 为求得相位裕度的最大值，可设当仞：缈。时，d e _ ( c o ) ：o ，则 ：一 (225)03 2 3= 芦=0 z 。 互疋 由式( 2 2 0 ) 相位函数的单调性可知，当环路带宽等于0 3 ，时，可得最大相位裕度为： = t a n 一( c o 。r 2 ) - t a n ( 0 3 。互) ( 2 2 6 ) 如果设计时给出了锁相环要求的带宽0 3 和相位裕度妒就可以根据式( 2 2 4 ) 和( 2 2 5 ) 求 得时间常数正和正的值： z ：s e e t p - t a n ( o( 2 2 1 7 ) j 一。o 。一 ，j 。 国 疋2 六 q 2 8 ， 然后根据式( 2 2 7 ) 和( 2 2 8 ) 以及互= 石r p 了c i 百c e ，疋= 砟c 尸，可以得出二阶环路滤波器 的电容电阻参数值为： g = 罢弓笋 再丽 1 1 + 0 3 2 正2 ( 2 2 9 ) o = c j ( 詈- 1 ) ( 2 3 0 i 邱= 互c e ( 2 3 1 ) 另外，锁相环电路总是不可避免地要受到噪声的影响，噪声作用于锁相环电路会使 捕获变得更加困难，跟踪性能降低，输出相位抖动增加，甚至导致失锁。因此在高速锁 相环设计中，低噪声也是一个非常重要的指标 2 3 , 2 4 。 图2 1l 所示为在各种噪声影响下的电荷泵锁相环等效框图。假设输入信号的相位 为丸，输出信号相位为矽俐，经过鉴频鉴相器比较后产生频差( 或相差) 信号控制电荷泵充 放电，在环路滤波器上形成控制电压使压控振荡器输出频率发生改变。其中“和加分 别是输入信号自身噪声和压控振荡器自身噪声。电源噪声通过传输函数日。( s ) 耦合 到振荡器输入端，对环路输出产生影响，而衬底噪声也可看作是另一种形式的电源噪声。 江南火学硕士学位论文 压控振荡器输入端信号由两部分组成，主要部分是滤波器输出的控制电压信号，取决于 输入鉴频鉴相器的相差信号；还有一部分是等效的噪声信号，包括输入信号噪声和电源 噪声等等。 唬们 小一+ 繁m + 南 旺3 2 ， 2 瓦+ 寺五百+ 高 q 3 2 s m 、 s 一 s - m 一 令q ( s ) = k v c 。h ( s ) 1 + - s k v 肘c 。h ( s )s m 。 = 苯k v c 。h ( s ) 心= 雨1 。卜每心。卜再 则f 式成立： 删= g ( s ) ( 九+ m ) + g 口( s ) y 赢+ g 爿( s ) 加 ( 2 3 3 ) 实验证明，上式中g 。( s ) ，g 8 ( s ) ，g 片( s ) 是分别具有低通、带通和高通特性的传递 函数。由此可见，输入噪声，将对振荡器输出信号噪声的低频部分产生影响。与此相 反，d 和的影响将构成环路的高频噪声。一般来说，作为时钟发生器或频率合成 器时，电荷泵锁相环的输入参考信号来自具有较高频率稳定度的晶体振荡器，输入噪声 的影响较小。因此在满足环路稳定的前提下可以尽量扩展环路带宽，使压控振荡器输出 噪声d 的干扰作用最小化。同时为了减小电源( 衬底) 噪声的影响，应选择适当的电路 结构使。( s ) 具有尽可能小的幅频响应。 总的来说，对模拟电路而言，衬底噪声和电源噪声的干扰常常是最严重的问题。对 数模混合锁相环而言，严重的噪声干扰常常会引起锁相环输出信号很大的相位抖动。 1 4 第二章锁相环的设计理论 2 5 锁相环的主要性能参数 为了便于分析本文中d s p 芯片对锁相环时钟发生器的各种性能参数的要求，以及 为后面的仿真结果提供参照，这里例举了以下在锁相环设计中需要考虑的主要性能参 数： ( 1 ) 捕获频率范围 频率捕获范围是指锁相环输出频率的最小值( 厶，) 曲和最大值( 厶，) 一之间的变化 范围。一般来说，该频率范围与振荡器的频率可变范围有关。也可以用覆盖系数 k = ( 厶，) 一( 厶，) 岫来表示。 ( 2 ) 频道数和频率间隔 频道数是指锁相环所能提供的频率个数。当然，各个频率信号不是同时存在的，即 电路在分频比m 确定的条件下只能输出某一个频道信号。 频道间隔是指两个相邻频率之间的频率差，也称为锁相环的频率分辨率。频率范围 和频道间隔共同确定了频率数。 ( 3 ) 锁定时间 锁定时间是指锁相环从某个输出频率切换到另一个频率所需要的时间，它包括频道 置定时间即分频比m 的置定时间和频率捕获时间。频率捕获时间与环路的初始频率差 有很大的关系，初始频率差越大，所需要的捕获时间就越长。 ( 4 ) 相位噪声与抖动