（微电子学与固体电子学专业论文）ddr+sdram控制器的设计与验证.pdf

摘要摘要随着移动通信、多媒体技术的发展，嵌入式s o c 的应用范围越来越广泛，性能要求也越来越高。嵌入式s o c 的性能主要取决于嵌入式s o c 内核的处理能力和存储器的带宽，而在s o c 内核性能越来越高的情况下，存储器带宽成为了s o c 整体性能提升的瓶颈。综合考虑性能、成本、功耗等因素，d d r ( d o u b l ed a t ar a t e ) s d r a m 存储器对于高速嵌入式系统是一个很好的选择，研究设计d d rs d r a m 控制器有着重要的意义。本文在“g a r f i e l d ”系列s o c 芯片架构下设计了一款高性能d d rs d r a m 控制器。介绍了d d rs d r a m 存储器的基本工作原理，给出了d d rs d r a m 支持的指令和典型的操作时序：按照j e d e cd d rs d r a m 规范制定了详细的d d rs d r a m 控制器设计方案，并重点介绍了主要模块的设计方法；参考典型的s d r a m 存储器优化策略，在现有的s o c 芯片架构下优化了控制器，尽可能在d d rs d r a m 处于空闲状态时进行刷新操作，并通过改进映射策略来充分利用s d r a m 的行缓冲区，提高了控制器的效率；将本设计集成到s o c 仿真平台中，使用s y n o p s y s 公司的v c s 对该控制器进行了功能仿真，并建立了相应f p g a 原型。仿真和f p g a 验证的结果表明：控制器达到了预定的设计指标，能够兼容多种规格的d d rs d r a m 。基于基准程序d h r y s t o n e 和s t r e a m 的评估结果表明：d d rs d r a m 控制器优化后，系统存储器带宽提高了1 7 8 、性能指标d m l p s 提高了3 0 6 。关键词：d d rs d r a m ；刷新控制；地址映射a b s t r a c ta b s t r a c tw i t ht h eq u i c kd e v e l o p m e n to fm o b i l ec o m m u n i c a t i o na n dm u l t i m e d i at e c h n o l o g y , t h ee m b e d d e ds o ch a sb e e nw i d e l yu s e d a n dt h ep e r f o r m a n c er e q u i r e m e n t so fi th a v eb e c o m em o r es t r i n g e n t p e r f o r m a n c eo fe m b e d d e ds o cm a i n l yd e p e n d so nt h eg o r es p e e da n dt h em e m o r yb a n d w i d t h h o w e v e r , w i t ht h ei n c r e a s i n gs p e e do fc o r e ，t h em e m o r yb a n d w i d t hh a sb e c o m et h eb o u l e n e c ko fs o cp e r f o r m a n c e o nt h eb a s i so fc o n s i d e r i n gp e r f o r m a n c e ，c o s t , p o w e rc o n s u m p t i o na n do t h e rf a c t o r s ，d d r ( d o u b l ed a t ar a t e )s d r a mi sag o o ds e l e c t i o nf o rh i g hs p e e de m b e d d e ds y s t e m s t h e r e f o r e ，t h er e s e a r c ha n dd e s i g no fd d rs d r a mc o n t r o l l e ra r eo fg r e a ts i g n i f i c a n c e t h ed d rs d r a mc o n t r o l l e rw i t hh i 【g he f f i c i e n c ya n ds t a b i l i t yi si m p l e m e n t e du n d e rt h ef r a m e w o r ko f “g a r f i e l d s e d e ss o c f i r s t l y , b a s i cp r i n c i p l e so fd d rs d r a ma r ei n t r o d u c e d ，a sw e l la ss u p p o r t e di n s t r u c t i o n sa n dt y p i c a lo p e r a t i o nt i m i n g s e n g o n d l y , t h es c h e m eo ft h e d e t a i l e dd e s i g n , w h i c hi si na c c o r d a n c ew i t ht h ej e d e cd d rs d r a ms p e c i f i c a t i o n , i sp r e s e n t e d t h ed e s i g nm e t h o d so fi m p o r t a n tm o d u l e sa r ea l s og i v e n t h i r d l y , a sar e f e r e n c eo ft h eg e n e r a l - p u r p o s em e m o r yc o n t r o l l i n gs t r a t e g y , t h ed d rs d r a mc o n t r o l l e ri so p t i m i z e du n d e rt h ef r a m e w o r ko fc u r r e n ts o c t h er e f r e s ho p e r a t i o ni se x c u t e da ss o o na st h ed d rs d r a mi si d l e a n dt h ea d d r e s sm a p p i n gs t r a t e g yi sa l s oi m p r o v e dt ot a k ef u l la d v a n t a g eo fs d r a m sr o wb u f f e r t h ee f f i c i e n c yo ft h ec o n t r o l l e rh a sb e e nh i g h l ye n h a n c e db yo p t i m i z a t i o n f i n a l l y , t h ed e s i g ni si n t e g r a t e di n t ot h es i m u l a t i o np l a t f o r mo fs o c ，a n df u n c t i o n a lv e r i f i c a t i o ni sm a d eu s i n gs y n o p s y s sv c s t h ea s s o c i a t e df p g ap r o t o t y p ei sa l s ob u i l t t h er e s u l to fs i m u l a t i o na n df p g av e r i f i c a t i o nd e m o n s t r a t e st h a tt h ed e s i g nr e a c h e st h ee x p e c t e dd e s i g no b j e c t i v e ，a n dt h ec o n t r o l l e ri sc o m p a t i b l ew i t hm u l t i p l et y p e so fd d rs d r a m t h ep e r f o r m a n c ee v a l u a t i o nb a s e do nd h r y s t o n ea n ds t r e a mb e n c h m a r kd e m o n s t r a t e st h a tb yu s i n gt h eo p t i m i z e dd d rs d r a mc o n t r o l l e rt h em e m o r yb a n d w i d t hh a sb e e ni n c r e a s e db y17 8 a n dt h es y s t e m sd m i p si n d i c a t o rh a sb e e ni n c r e a s e db y3 0 6 k e yw o r d s ：d d rs d r a m ；r e f r e s hc o n t r o l l i n g ；a d d r e s sm a p p i n g图表目录图表目录图1 1d r a m 芯片的发展2图1 2 “g a r f i e l d ”系列s o c 芯片构架图4图2 1d r a m 存储单元结构图6图2 2s d r a m 存储结构图7图2 3s d r a m 芯片结构图8图2 _ 4d d rs d r a m 与s d rs d r a m 数据传输特性对比9图2 5d d r 读操作时序图1 2图2 - 6d d r 写操作时序图1 3图2 7d d r 刷新时序图1 3图2 8d d rs d r a m 上电操作1 4图2 9d d r 初始化时序图1 4图3 1 外部存储器接口结构图。1 6图3 - 2d d rs d r a m 控制器主要模块结构图17图3 3d d rs d r a m 标准状态机18图3 _ 4 操作状态机2 0图3 5 读写状态机2 1图3 石读数据通道原理图一2 2图3 7 写数据通道原理图2 2图3 8d q s 延时模块2 3图3 - 9 刷新控制模块状态机一2 4图3 1 0s e l f - r e f r e s h 模式波形图2 4图3 1 1p o w e r - d o w n 模式波形图2 5图3 1 2 低功耗模式状态切换图2 6图4 1c l o s ep a g e 策略2 8图4 2o p e np a g e 策略2 9图4 3 优化前的刷新策略。3l图4 4 优化后的刷新策略3 2图4 5 优化前后的地址映射策略3 3图4 _ 6 各种策略下系统时钟数与s d r a m 命令总数对比3 4图4 7 各种策略下a c t i v a t e 和p r e c h a r g e 命令数对比3 5图5 1 仿真平台结构图3 6图5 2 读写测试流程图。3 7图5 3d d rs d r a m 控制器初始化波形图3 8图5 - 4d d rs d r a m 控制器突发写数据波形图。3 8图5 5d d rs d r a m 控制器突发读波形图3 9图5 6s e l f - r e f r e s h 波形图3 9图5 7p o w e r - d o w n 波形图3 9图5 8 后仿真波形图。4 0图5 - 9f p g a 开发板4 l图5 - 1 0f p g a 内部时钟结构图4 li v图表目录图5 1 1f p g a 内部时钟关系4 2图5 - 1 2s y n p l i f y 综合优化选项4 3图5 - 1 3 各种f p g a 原型的存储器带宽对比4 6图5 1 4 各种f p g a 原型的d m i p s 值对比一4 6表2 1表2 2表2 3表4 1表4 2表5 1表5 2表5 3表5 4表5 5表5 6d d rs d r a m 和s d rs d r a m 对比9d d rs d r a m 常用命令l0d d rs d r a m 指令真值表1 ls t r e a m 操作向量表3 3测试数据3 4时序约束文件4 2s y n p l i f y 综合频率报告4 3s y n p l i f y 时钟关系分析报告4 4s y n p l i f y 资源使用报告4 4s t r e a m 测试结果4 5d h r y s t o n e 测试结果4 6v东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研究生签名：半华日期：研究生签名：盈：它日期：b t ；、譬。| 东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布( 包括以电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布( 包括以电子信息形式刊登) 授权东南大学研究生院办理。躲粒名：姆日期：盟第一章绪论1 1 论文研究背景及意义第一章绪论r a m ( r a n d o ma c c e s sm e m o r y ) 是计算机系统和嵌入式系统的一个重要组成部分，其作用是存放指令和数据，并能由处理核心直接随机存取，它存放系统运行期间的大量程序和数据，使用频率最高，对系统的性能影响非常大。r a m 芯片一般分为s r a m ( s t a t i cr a n d o ma c c e s sm e m o r y ) 和d r a m ( d y n a m i cr a n d o ma c c e s sm e m o r y ) 两种i l j 。s r a m 是靠双稳态触发器来记忆信息的，只要上电就能一直保存数据，d r a m 是靠m o s ( m e t a lo x i d es e m i c o n d u c t o r ) 电路中的栅极电容来记忆信息的，由于电容上的电荷会泄漏，需要定时给予补充，所以d r a m 需要设置刷新电路，但d r a m比s r a m 集成度高、功耗低、成本低，更加适合用作大容量存储器，在计算机系统和嵌入式系统中使用的很多。1 1 1d r a m 存储器的发展随着普通计算机技术和嵌入式技术的发展，d r a m 的应用范围越来越广、需求越来越大，d r a m技术的发展也愈加迅猛。图1 1 形象地描绘了d r a m 芯片的发展历程，最早使用的是f p m ( f a s tp a g em o d e ) d r a m 和e d o ( e x t e n d e dd a t ao u t ) d r a m ，它们是由处理器或者内存控制电路异步控制的存储阵列，访存延迟不是处理器时钟周期的整数倍，工作频率和带宽( b a n d w i d t h ) 都非常低。因此，s d r a m ( s y n c h r o n i z ed y n a m i cr a n d o ma c c e s sm e m o r y ) 应运而生，它是同步的d r a m ，即是指它在工作时需要同步时钟，内部命令的发送与数据的传输都以同一个时钟为基准。s d r a m 所有信号都和时钟信号同步，通过时钟信号来控制数据输入输出，工作频率得到了提高，而且能以流水线方式访问存储阵列，在带宽上也有了很大的改善。( 数据来源：s y n o p s y s 的w h i t ep a p e r 嘲)图1 1d r a m 芯片的发展2东南大学硕士学位论文由于s d r a m 的高速稳定特性，它迅速淘汰了早期的d r a m 存储器，成为了市场的主流。随着对存储器带宽需求的不断增大，到目前为止，s d r a m 经历了s d r ( s i n g l ed a t ar a t e ) 、d d r ( d o u b l ed a t ar a t e ) 、d d r 2 ( d o u b l ed a t ar a t eg e n e r a t i o n2 ) 、d d r 3 ( d o u b l ed a t ar a t e g e n e r a t i o n3 ) 四代历程。s d rs d r a m 只使用了时钟的单沿进行数据传输，最大带宽为1 3 3 m b p s p i n ；d d r 2 采用了时钟双沿数据传输，而且使用了反相时钟，并且增加了d q s ( d a t as t r o b es i g n a l ) 来提高数据读取的稳定性，最大带宽4 0 0m b p s p i n ；d d r 2 虽然同样采用了在时钟的上升厂f 降沿同时进行数据传输的基本方式，但d d r 2 内存却拥有两倍于d d r 内存预读取能力( 4 b i t 数据读预取) ，最大带宽1 0 6 6 m b p s p i n ；d d r 3 则拥有8 b i t 的数据预取能力，最大带宽达到1 6 0 0 m b p s p i n ；从s d r 到d d r 3 ，不仅s d r a m 芯片的工作频率越来越快，而且容量越来越大、功耗也越来越低。1 1 2s d r a m 存储控制器在嵌入式领域中，s d r a m 的应用相当广泛，s d r a m 控制器的设计也是一个热点，有的是为图像视频处理芯片设计d d rs d r a m 控制器1 3 】【4 】，有的是在网卡芯片中使用d d rs d r a m 控制器1 5 1 1 6 】，还有的则是为更高速的系统设计d d r 2s d r a m 控制器【7 】【8 】【9 l ，这些设计中s d r a m 类型的选取都是由具体应用需要决定的，控制器的设计也都是针对实际的系统架构进行的。存储控制器是按照存储器芯片接口规范对存储器进行操作的控制器设备，它需要控制地址信号、数据信号以及各种命令信号，存储控制器的作用主要就是进行接口的转换，将主设备发出的读、写等命令转换成对存储器的控制命令，此外还要完成主设备与存储器之间的地址译码、数据格式转换( 比如数据位宽转换) 等工作。由于存储控制器的接口转换特性，针对不同的系统架构、不同的存储器芯片，需要不同的存储控制器。由于s d r a m 存储芯片的不断改进与发展，s d r a m 控制器的设计难度也越来越大，从s d r 到d d r 3 ，首先是接口信号越来越复杂，从而控制逻辑的复杂程度增加，其次它们的工作频率越来越快，要保证控制器的稳定性也是一个难点，再者，它们的读写延迟越来越大，如何设计控制器、减少这些延迟对存储器带宽的影响也是一个棘手的问题。1 1 3 论文的意义s o c ( s y s t e mo nc h i p ) 芯片发展日新月异，微处理器设计和生产工艺快速发展，嵌入式处理器核心频率不断提高，嵌入式系统的存储访问速度与处理器运算速度之间的差距越来越显著，在高速的s o c 芯片中，d r a m 存储器带宽已经成为影响处理器性能发挥的重要因素。显然，存储器的带宽是由d r a m 芯片的性能和存储控制器的效率共同决定，要提高存储器带宽需要从这两点着手。对于高性能的计算机系统来讲，高频率、高带宽的d d r 2 、d d r 3 无疑是当今计算机系统的首选，而对于嵌入式系统而言，它们的评价标准不仅仅是性能，系统的功耗、成本、稳定性都需要综合考虑。s d r 控制器的设计是最简单的，控制器的稳定性也最易于保证，所以它在早期的嵌入式系统中用得最多，但是出现了d d r 系列的存储芯片后，它的优势就不存在了，d d rs d r a m 的理论带宽为s d rs d r a m 的两倍，功耗也降低了，而且d d rs d r a m 的价格【lo 】目前已经低于s d r3第一章绪论s d r a m ，对于高性能的嵌入式系统，s d rs d r a m 已经不是最好的选择；从功耗和性能方面分析，d d r 3 是最佳的选择，但是d d r 3 存储器的价格要远远高于其他d r a m 芯片，选取它会大大增加产品的成本，也不宜选择；排除了s d r 和d d r 3 之后，比较d d r 和d d r 2 芯片，d d r 2 的价格比d d r低，但它对电路板的要求高，支持d d r 2 的电路板的制作成本大，因而两者在成本方面不相伯仲，在性能方面，从表面上看d d r 2 的带宽要比d d r 大，但这是建立在d d r 2 能工作在更高频率的基础上的，若d d r 和d d r 2 工作在相同的外部频率，d d r 的性能甚至要高于d d r 2 ，因为d d r 和d d r 2 都是采用了双倍于外部时钟频率的数据传输机制，外部频率相同则数据传输速率一样，而d d r 2 相对于d d r 的读写延迟要来得长，影响了即时存取速率。综合考虑成本、性能、功耗等因素，d d rs d r a m 对于高速嵌入式系统是一个很好的选择，d d rs d r a m 最高支持2 0 0 m h z 的外部时钟，能满足大多数嵌入式系统的要求。d d rs d r a m 在性能、功耗、成本三方面都要优于s d rs d r a m ，如何设计好d d rs d r a m 控制器、充分利用d d rs d r a m的优势、最大程度上提高嵌入式s o c 的存储器带宽是非常有意义的工作。1 2 论文的工作本论文的工作是在“g a r f i e l d ”系列s o c 芯片上进行的，图卜2 是“g a r f i e l d ”系列s o c 芯片架构图，该系列芯片采用了a r m 内核f l l 】，使用a m b a 2 0 t 1 2 1 作为系统总线，系统通过a h b 总线上的外部存储器接口( e m i ) 来访问外部存储器芯片，同时，它带有d m a ( d i r e c tm e m o r y a c c e s s ) 控制器，可以不通过内核高速进行a h b 总线上的数据传输，另外，系统中的低速外设是挂靠在a p b 总线上的，a h b 上主设备可以通过a p bb r i d g e 对它们进行访问。ae h 皿hb一1卜总s d r厂 线s d r a m接控制器a同h口j1 卜p屯驴b，b总总线线a l 渐e 令核心图1 - 2 “g a r f i e l d ”系列s o c 芯片构架图实验室早期研发的s o c 芯片采用s d rs d r a m 作为外部存储器，随着多媒体应用的需要，s o c芯片对存储器的带宽需求增大，提高存储器带宽的工作迫在眉睫。本文的工作是在原有s o c 的外部存储器接口( e m l ) 上，增加对d d rs d r a m 存储器的支持。主要的工作如下：分析d d rs d r a m规范，提出设计指标及方案；完成d d rs d r a m 控制器的具体设计；对d d rs d r a m 控制器进行4东南大学硕士学位论文优化，并对优化前后控制器的效率分别进行测试；在系统级仿真环境下对d d rs d r a m 控制器进行功能仿真；构架d d rs d r a m 控制器的f p g a 验证平台，采用不同参数的d d rs d r a m 存储器芯片测试d d rs d r a m 控制器，并对使用d d rs d r a m 芯片后存储器带宽的改善情况进行评估。1 3 论文的结构文章分为六章：第一章是绪论，介绍本文研究背景和意义；第二章是d d rs d r a m 结构与特性，介绍d d rs d r a m 存储器的特性以及主要操作规范；第三章是d d rs d r a m 控制器的设计，具体对控制器各个模块进行了设计：第四章是d d rs d r a m 控制器的优化，首先分析s d r a m 存储控制器的经典优化方案，其次针对现有的s o c 芯片结构对控制器进行优化设计，最后分析对比了优化前后控制器的性能；第五章是d d rs d r a m 控制器的仿真及f p g a 验证，在介绍了仿真和验证工作后，评估了采用d d rs d r a m 控制器后存储器带宽的改善情况；第六章是总结和展望，总结了本文的工作，并分析了存在的问题，进而指出下一步的工作方向。5第二章d d rs d r a m 结构与特性第二章d d rs d r a m 结构与特性d d rs d r a m 虽然在结构和功能上与s d rs d r a m 有较大差别，但是它们的基本原理还是一致的，本章节首先介绍s d r a m 的基本原理，然后将d d rs d r a m 与s d rs d r a m 在结构、功能、命令等方面进行比较，从而深刻了解d d rs d r a m 。2 1d d rs d r a m 结构2 1 1s d r a m 基本原理s d r a m 存储体是由d r a m 存储单元构成的，这些存储单元的结构决定了s d r a m 的工作原理，图2 1 为d r a m 存储单元原理图【13 1 ，s d r a m 存储单元由m o s 管m 和电容c l 组成，c l 是存储数据用的，m 管是控制数据读出的，c 2 为寄生电容，存储单元的逻辑是l 还是0 是由c 1 的电位决定的。电容的电位为v c c 时，存储单元的逻辑是1 ；电容的电位为g n d 时，存储单元的逻辑是0 。d r a m存储单元的访问延时和电容值有关，电容值越小，访问d r a m 所需要的时间越短。参考线字线感应放大器pl上鼍吲tgi丰gi读出图2 1d r a m 存储单元结构图d r a m 存储单元读写操作具体原理如下，在读写数据的时候，存储单元被字线和位线激活，字线控制m o s 管m 打开，电容c l 的电荷由位线读出或写入，感应放大器( s e n s ea m p l i f i e r ) 根据位线和参考线之间差分电压来决定c l 中存储的逻辑值。因为在m o s 管m 导通后，电容c l 里的电荷及位线上的寄生电容c 2 共同形成了一个新电位，再加上漏电流的存在，位线上的电平值会和这之前电容c l 的电平值有很大误差，所以在读取数据前，参考线上的电压稳定为电容最高电压的一半( 1 2v c c ) ，若参考线电压高于位线电压，就判断为逻辑0 ，否则就判断为逻辑1 ，就此准确判断出电容c 1 存储的逻辑值。若对单元进行写操作，则将数据放到位线上后，当位线上的电压达到v c c 或g n d时，感应放大器将l 或0 写入单元中。图2 2 是s d r a m 芯片的存储结构图，其中，列地址译码出来的线即对应于图2 1 中的字线，6东南大学硕士学位论文灰色小方块对应于一个字的数据( n 位数据，n 是s d r a m 芯片位宽) 。s d r a m 采用行、列地址分离的技术，但是行、列地址复用一条总线，它使用r a s 行选信号和c a s 列选信号来标识在地址线上传输的是行地址还是列地址。当行地址有效时，存储阵列的一行数据被读出到感应放大器中，再当列地址有效后，便可以在感应放大器中读出选中单元的数据。由于s d r a m 的寻址具有独占性，所以在进行完一行数据的读写操作后，必须先关闭该行，然后才能激活( a c t i v a t e ) 下一行数据。行的关闭是通过预充电( p r e c h a r g e ) 命令来实现的，预充电对工作行中所有存储体进行数据重写，并对行地址进行复位，同时释放感应放大器，为新的一行的激活做好准备。具体而言，就是将感应放大器中的数据回写，即使是没有工作过的存储体也会因行选通而使存储电容受到干扰，所以也需要感应放大器进行重写操作。另外，s d r a m 存储体是采用d r a m 存储单元里的电容来存储数据的，由于漏电流的存在，数据不能长时间地保存在存储单元中，需要周期性更新，所以在s d r a m 存储器工作时，必须定期对其进行刷新( r e f r e s h ) 操作【1 4 1 。刷新操作与写入操作很相似，先打开字线，然后感应放大器读出每个存储单元的数据再重新写入。地址总线数据总线图2 - 2s d r a m 存储结构图完整的s d r a m 芯片结构如图2 3 所示，它可以看成由体( b a n k ) 、行( r o w ) 、列( c o l u m n )构成的一个存储区，b a n k 用来指定要操作的是哪块存储体，一行对应于存储体中的一页数据( p a g e ) ，列则对应着一页中一个字的数据。一个完整的s d r a m 芯片访问分为三个阶段：行选周期、列选周期、预充电周期。每个b a n k 都有一个行缓冲区( r o wb u f f e r ) ，行缓冲区中的数据构成了一个p a g e 。当一个b a n k 接收到行地址时( 对应于激活命令) ，它进入行选周期，锁存行地址并将这一行读出放7第二章d d rs d r a m 结构与特性大到行缓冲区中；当b a n k 接收到列地址时( 对应于读写命令) ，它进入列选周期，根据送来的命令进行相应的读写操作；当需要关闭该行时，即发出预充电命令，s d r a m 进入预充电周期，它负责将行缓冲区中的数据写回s d r a m 的存储体中。若读写操作命中行缓冲区，直接发送列选命令就能读写数据，操作可以流水执行；而当需要读写的数据不在行缓冲区时，就需要将原来打开的行关闭，然后激活需要操作的行，由于操作只能顺序执行，读写延迟很大。因为s d r a m 芯片是由多个b a n k组成的，多个b a n k 可以同时处于行选周期，整个s d r a m 芯片就拥有多个行缓冲区，读写操作的性能相比单个b a n k 要好得多。此外，在s d r a m 芯片中有刷新计数器( r e f r e s hc o u n t e r ) ，它会自动累加当前的刷新地址，对s d r a m 进行刷新操作时，不需要提供操作地址，只要定时发送刷新命令即可，这种是一般情况下使用的刷新方式，称为自动刷新( a u t o r e f r e s h ) 。另外，s d r a m 芯片还提供自刷新( s e l f - r e f r e s h )机制，在自刷新模式下，s d r a m 芯片处于低功耗模式，此时只需要很小的电流来维持刷新操作，刷新操作完全由s d r a m 内部电路完成。图2 3s d r a m 芯片结构图2 1 2s d rs d r a m 和d d rs d r a md d rs d r a m 的全称为d o u b l ed a t ar a t es d r a m ，它是在原有s d rs d r a m 的基础上改进而来的，s d rs d r a m 在一个时钟周期内只传输一次数据，它只利用了时钟的上升沿进行数据传输；而d d rs d r a m 则是在一个时钟周期内传输两次数据，它能够在时钟的上升沿和下降沿各传输一次数据，因此被称为双倍速率同步动态随机存储器i l5 1 。图2 4 中对比了d d rs d r a m 与s d rs d r a m 的数据传输特性1 1 6 j ，在相同的s d r a m 核心频率和外部时钟频率下，d d rs d r a m 的数据总线带宽理想值是s d rs d r a m 的两倍。8东南大学硕士学位论文d d rs d r a ms d rs d r a ms d r a m 核心频率外部时钟频率数据总线带宽1 3 3 m h z。1 3 3 m h z蹦。2 6 6 m b p s厂 厂ii _ j匿粥阀一网。隧空翌幽7il倍图2 _ 4d d rs d r a m 与s d rs d r a m 数据传输特性对比表2 1 详细列举了s d rs d r a m 和d d rs d r a m 在命令、功能与结构、封装与电气特性上的不同点。在结构上，d d rs d r a m 具有更先进的同步电路，它不仅采用了反相时钟，而且还使用了d l l( d e l a yl o c k e dl o o p ) 来同步命令信号和数据信号，因而它可以支持更高的工作频率，另外，d d rs d r a m 芯片还提供了d q s 信号接1 3 ，专门用于采样数据，增强了数据读写的稳定性【1 7 1 。在电气特性上，d d rs d r a m 使用了2 5 v 的s s t l2 接e l ，与s d rs d r a m 相比，其功耗也降低了。表2 1d d rs d r a m 和s d rs d r a m 对比= 卜絮竺s d rs d r a md d rs d r a m比较项、功能与结构时钟单一时钟反相时钟工作频率1 0 0 m h 、1 3 3 m h z1 3 3 m h z 、1 6 6 m h z 、2 0 0 m h z预取设计1 b i t2 b i t数据传输率l 时钟周期2 时钟周期c a s 延迟( c l )2 、32 、2 5 、3写入延迟0可变突发长度( b l )1 、2 、4 、8 、全页2 、4 、8延迟锁定回路( d l l )可选工作时必需弹性设计( 最大值与自动刷新间隔周期固定s d r a m 的固定值相同)数据选通信号( d q s )无必需封装与电气特性封装类型t s o p i it s o p i i工作电压3 3 v ( l v t t l )2 5 v ( s s t l 一2 )9第二章d d r s d r a m 结构与特性2 2d d rs d r a m 主要命令及其时序2 2 1d d r 指令汇总d d rs d r a m 支持的指令与s d rs d r a m 基本一致，表2 2 为d d rs d r a m 芯片的常用命令缩写及其说明，表2 3 为d d rs d r a m 指令对应的控制信号真值表。表2 2d d rs d r a m 常用命令命令符号操作说明d e v i c ed e s e l e c td e s l不对当前设备进行操作n oo p e r a t i o nn o p空操作b u r s ts t o pb s t终止突发读或写r e a dr e a d开始突发读r e a dw i t ha u t op r e c h a r g er e a d a开始突发读，当突发读结束后，自动预充电1 r i t ew r i t开始突发写w r i t ew i t ha u t op r e c h a r g ew r i t e a开始突发写，当突发写结束后，自动预充电b a n ka c t i v a t ea c t行激活操作p r e c h a r g ep r e对选中的b a n k 进行预充电p r e c h a r g ea l lb a n k sp a l l对所有的b a n k 进行预充电m o d er e g i s t e rs e tm r s设置模式寄存器e x t e n dm o d er e g i s t e rs e te m r s设置扩展模式寄存器，用来配置是否使能d l la u t or e f r e s hr e f自动刷新s e l fr e f r e s he n t r ys e l f进入自刷新模式s e l fr e f r e s he x i ts r e x退出自刷新模式p o w e rd o w ne n t r yp w d n进入低功耗模式p o w e rd o w ne x i tp d e x退出低功耗模式n oo p e r a t i o n ：在没有其它d d rs d r a m 命令的时候，通常会使用n o p 指令，避免d d r 被上一个指令的信号干扰。此外在突发传输模式时，也会插入这个命令以避免突发传输被其它指令影响；m o d er e g i s t e rs e t ：这个命令是将设定的配置载入到d d rs d r a m 中的模式控制寄存器中。主要负责设定突发传输长度、突发传输类型以及c a s 延迟等参数：e x t e n dm o d er e g i s t e rs e t ：这个命令是将设定的配置载入到d d rs d r a m 中的扩展模式控制寄存器中：b a n ka c t i v a t e ：在r e a d w r i t e 操作之前，a c t i v a t e 命令用来将位于存储器阵列中某一个行的内容放到行缓冲器中以供存取。执行a c t i v a t e 命令时需要指定b a n k 和行地址。而当我们要a c t i v a t e同一个b a n k 的另一个行时，必须要先将目前位于行缓冲器的信息写回存储器阵列中。r e a d w r i t e ：利用a c t i v a t e 命令把指定的行置入行缓冲器之后，使用r e a d 命令将行缓冲器中的信息读出，再经过c a sl a t e n c y 的延迟时间，数据便会出现在d q 总线上，而执行w r i t e 命令则是将d q 总线上的信息配合d q m ，写入到行缓冲器中。在执行r e a d w r i t e 时需要指定列地址，1 0东南大学硕上学位论文w r i t e 命令还需将要写入的信息放在d q 总线上准备写入。当进行一连串的突发传输时，我们只需在读写第一个数据时发出r e a d w r i t e 命令，之后d d r 便会依据模式控制寄存器中所设定的突发长度做指定长度的突发传输； p r e c h a r g e p r e c h a r g ea l lb a n k s ：相对于a c t i v a t e 是用来激活某行，p r e c h a r g e 则关掉某行。p r e c h a r g e命令用来将某一个b a n k 或全部的b a n k 里行缓冲器的信息写回到存储器阵列中。执行p r e c h a r g e命令时需要指定b a n k 地址或是利用ai o 指定p r e c h a r g e 所有b a n k ：a u t or e f r e s h ：用来维持位于d d r 存储器阵列中的信息。d d r 存储信息是以电容的方式，使用d d rs d r a m 时，需要周期性的刷新位于存储器阵列中的信息。每执行一次a u t or e f r e s h 命令会对存储器阵列作刷新，a u t or e f r e s h 的行地址由d d r 的内部自行产生，不需要由d d r 控制器给出地址，在每一次执行a u t or e f r e s h 命令后，内部的行地址计数器会自己累加；s e l fr e f r e s h ：s e l fr e f r e s h 命令使得d d rs d r a m 进入s e l f - r e f r e s h 模式，来维持省电模式下s d r a m 存储器阵列中的信息。在s e l f - r e f r e s h 状态时，s d r a m 不接收外部的时钟信号，而是使用内部时钟进行刷新。此时，除了c k e 必须维持在低电平以外，其它的输入引脚都不会对d d rs d r a m 造成影响。而要跳出s e l f - r e f r e s h 模式需要执行一连串的命令，才能回到正常工作模式，所以会影响到系统的性能； p o w e rd o w n = 通过c k e 置于低电平并且伴随着无任何操作的n oo p e r a t i o n ，d d rs d r a m 进入p o w e r - d o w n 模式，此时除了c k e 外的所有输入输出均无效。表2 3d d rs d r a m 指令真值表c k ea d d r e s s命令c s nr a s nc a s n、忱nn - 1nb a 0b a la 1 0a 0 一a 9 , a 11不选择hxhxxxxxx无操作hxlhhhxxx读终止hxlhhlxxx突发读操作lhxlhlhv a l i d、厂a l i d带自动预充电的读h突发写操作l带自动预充电的写hxlhllv a l i dv a l i dhb a n k 激活hxllhhv a l i d、蜘i dv a l i dv a l i dlx预充电hxllhl全部预充电xhx设置模式寄存器lllv a l i dhxllll设置扩展模式寄存器hllv a l i d自动刷新hhlllhxxx进入自刷新hl退出自刷新lhhxxxxxxhxx进入低功耗hlxxxxlhhhxx退出低功耗lhxxxxlhh第二章d d rs d r a m 结构与特性2 2 2d d r 主要操作时序图1 ) d d r 读操作读操作涉及到激活b a n k 和发送读命令，对一个b a n k 的指定行列进行读写时，需要按照下面的步骤来执行，如图2 5 。激活b a n k ，发送a c t ( a c t i v a t e ) 命令，同时送出行地址和b a n k 地址，激活所选的b a n k 并打开指定行；发送r e a d 命令同时送出列地址和b a n k 地址，该命令至少在a c t 命令t r c d 后发送：发送r e a d命令后等待c l ( c a sl a t e n c y ) ，指定列上的数据出现在数据总线d q 上，送出数据的个数苗b l ( b u r s tl e n g t h ) 决定；a c t 命令发送后，至少等待t r a s 才可发送p r e ( p r e c h a r g e ) 命令，发送p r e 命令时，若地址线a 1 0 ( 地址线第1 1 位) 为低电平，则b a n k 地址决定需要预充电的b a n k ：反之，则刷新所有的b a n k ： p r e 命令t r p 时间后，选中