（信号与信息处理专业论文）高速并行ad转换设计.pdf

北方上业大学硕士学位论文 摘要 高速并行a d c 被广泛应用于通讯系统、数字视频、磁盘读写等领域，它作为 数字信号和模拟信号之间的接口有着不可替代的作用。随着目前s o c 技术迅速发 展，嵌入式a d c 成为最重要的i p 核之一。在通讯或图象处理系统中需要的极高速、 中低精度的嵌入式a d c 由于存在数字c m o s 工艺兼容性、功耗和面积限制、噪声 问题等设计难题而成为目前研究热点。本研究针对上述研究领域和研究难点在t h 电路、低功耗高速比较器、编码器等设计中取得研究成果，在高速并行a d c 系统 设计方面提出功耗、速度与精度之间的折衷分配方案，并对电流模电路在a d c 中 的应用进行探索和总结。论文的研究成果包括： 1 提出差分输入的主从式采样保持电路及内部误差补偿放大器，并和电流模折 叠插值器相结合，设计出满足精度要求的高速采样保持电路。 2 量化分析再生型电流比较器工作原理和噪声干扰原因，并在此基础上给出 低功耗再生型电流比较器和抗噪声输出锁存器设计。 3 针对折叠插值a d c ，从速度、功耗、精度角度分析给出a d c 折叠率、插值 率、折叠器与比较器数目之间的优化分配关系。 4 研究并行a d c 的动态编码电路，并通过编码压缩转换技术将这种动态编码 电路应用范围扩展到6 一l o b i t 精度的f l a s ha d c 和折叠插值a d c 。 5 主要电路及6 位的折叠插值f i n ea d c 综合电路都采用o 6 u m b i c m o s 工艺的 b s i m 3 v 3 2 参数模型在h s p i c e 中进行了模拟，并用t a n n e r 软件采用o 6 肿b i c m o s 设计规则画了版图，并通过d r c 验证。 关键词： 高速并行a d c ，信号预处理器，折叠，插值 北方t 业大学硕士学位论文 a b s t r a c t h i 曲一s p e e dp a r a l l e lc m o sa d c sh a v eb e e nw i d e l ya p p l i e di nm a n ya p p l i c a t i o n s ， s u c ha sc o m m l m i c a t i o ns y s t e m s ，d i s ki o ，m e d i c a l i m a g ea p p a r a t u s ，h d t ve t c a st h e i n t e 而c eo fd i g i t a ls y s t e m 锄da n a l o gs y s t e m s ，a d c sa r ei n d i s p e n s a b l ei l lt h e s e a p p l i c a t i o n s w i t ht h ed e v e l 叩m e i i to fs o cd e s i g n ，t h ee m b e d d e da d c b e c o m e so n eo f t l l em o s ti m p o r t a l l ti pc o r e s r e q 【u e s t e db yc o m m u i l i c a t i o n v i d e os y s t e m ，m a n ys t l l d i e s f o c u s e d0 nh i 曲一s p e e d ，l i d d l e l o wr e s o l u t i o n ，e i i l b e d d e da d c sw h i c hg e n e r a l l yh a v e p r o b l e m ss u c ha sd i g i t a lc m o sp r o c e s si n c o m p a t i b i l i 吼h i 曲p o w e rd i s s i p a t i o n ，1 a r g e a r e a ，n o i s ed i s t l l r b 锄c e t l l i sr e s e a r c h 锄a l y z e st h e s ep r o b l e m st l l e o r e t i c a l l y ，a i l d p r o p o s e ss o m ei l o v e lc i r c u “s ，s u c ha sm a s t e r - s l a v et hc i r c u i t ，l o wp o w e rc o m p a r a t o r d y n a m i ce n c o d e r ，e t c i l l 1 ed e s i g l lo fh i 曲- s p e e dp a r a l l e la d c ，at r a d e - o i j fd e s i g l li s p r o p o s e dt h a ta c c o u f o rp o w e rd i s s i p a t i o i l ，s p e e da 1 1 da c c u r a c y t h i sp r o j e c ta l s o 咖d i e d 锄ds u l l l m 撕z e dt h ea p p l i c a t i o n so ft h ec u 嗍l t - m o d ec i r c u i ti na d c s t h e ya r e i i s t e da sf o l i o w s ： 1 am a s t e r - s l a v et hc i r c u i tw i mo 凰e tc o m p e n s a t i v ea m p l i f i e r si sp r 0 1 ) o s e dw h i c h c a ni m p r o v es a m p l ep r e c i s i o na n di n p u tb a l l d w i d t h t h i sc i r c u i tc a nm e e tm es 锄p l i n g r e q u i r e m e n to fh i 曲一s p e e dm i d d l e l o wr e s o l u t i o na d c s 2 i nt h i st h e s i s ，t h ep r i n c i p l eo fr e g e n e r a t i v ec u l l r e n tc o m p a r a t o ri sq u a n t i t a t i v e l y a n a l y z e d b a s c do nt h i st 1 1 e o r e t i c a l 锄a l y s i s ，an o v e lh i 曲一s p e e dc u 盯c = i l tc o m p a r a t o r w i t l la n t i - n o i s e1 a t c hi sp r o p o s e d ，w h i c hc a n s i 弘i f i c a i l t l yr e d u c ep o w e rd i s s i p a t i o na n d s u p p r e s st h en o i s ed i s t u r b a n c eo fd i g i t a lc i r c u i t 3 t h es p e e d ，p o w e rd i s s i p a t i o n 锄da c c u r a c yo ff o l d i n g & i m e 叩o l a t i n ga d ca r e a l l a l y z e d ，a 1 1 da l lo p t i m u md e s i 印m e t h o do f a d c si sp r o p o s e da c c o r d i n gt ot h ef o l d i n g r a t i o s ，i n t e 印o l a t i n gr a t i o s ，m en u n l b e ro ff o l d e r s 4 ad y n a i i l i ce n c o d e ri sp r o p o s e db a s e do nd o m i n oc i r c u i tt 0c o n v e r tt e m p e r a t u r e c o d e sa n dc y c l et e m p e r a t u r ec o d e si i i t ob i n a d 7c o d e s w i t ht h ec o m p r e s s e dc o d e s ，衄s d ) ，l l a m i ce i l c o d e rc 觚b ea p p l i e dt o4 - lo b “sp a r a l l e lc m o sa d c s 5 a 1 1 廿1 em a i nc i r c u i t s 粕dn l e6 b i tf i l l ea d cc i r c u i th a v e b e e ns i m u l a t e di n0 6 m 玎 b s i m 3 v 3 2b i c m o sp r o c e s sb yh s p i c e t h el a y o u to ft h e mh a v eb e e nd r a w nb y t a n n e rl l s i n gt h ed e s i 印n l l eo fo 6 肛l b i c m o sa l l dp a s st h ed i 屺v e r i f i c a t i o n k e yw o r d s ：h i g h s p e e dp a r a n e la i c ，p r e p r o c e s s i n gc j r c u i t f o l d i n g ，i n t e r p o l a t i n g 2 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的 研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得j 丝友王些太堂或其他教 育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签名编铭签字日期：2 鹤年伊耐日 学位论文版权使用授权书 本学位论文作者完全了解j e 友王些太堂有关保留、使用学位论文的规定，有 权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借 阅。本人授权j 垦虚三些太堂可以将学位论文的全部或部分内容编入有关数据库进 行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名：落黜 签字日期出魂年罗月2 g 日 学位论文作者毕业后去向： 工作单位： 通讯地址： 导师签名：锨 签字日期：甜年罗月“日 电话： 邮编： 北方： 业大学硕士研究生论文 第一章引言 本论文根据当前实际发展需求，研究高速并行a d c 设计中出现的新技术，如 新型电路设计技术、低压低功耗技术、以及电流模技术等。 1 1 研究目的 随c m o s 工艺进入深亚微米阶段，电路集成规模不断扩大，电源电压不断下 降，这使得高速并行a d c 设计沿着低压、低功耗和嵌入式的方向发展，传统的 电压型设计技术在某些低压、高速设计方面已显不足，因此采用电流模技术在一 定场合已成为必须。本课题也将探讨目前高速并行a d c 设计中出现的电流模技 术。 高速并行a d c 一般有两种基本结构：f l a s h 型a d c 和折叠插值a d c 。在 高采样率、低精度的a d c 中，通常首选f l a s h 结构。f l a s l a d c 具有高速、低延 迟、大信号带宽等优点，但其缺点也相当明显一达到n 位精度需要2 个比较器， 导致功耗及信号负载电容过大。即使精度限制在6 8 b i t ，功耗也往往达到w 量 级，这限制了它在嵌入式系统、便携式电予设备、无线通讯等领域的应用。采用 折叠插值a d c 结构则有助于减少比较器的数目，该结构在比较器阵列前增加了 信号预处理电路( p r 印o c e s s i n gc i r c u i t ) 以减少比较器数目。预处理电路的使用还可 以有效降低整个a d c 的输入电容，但信号带宽由于信号预处理电路对输入信号 折叠作用而下降7 【f f 2 倍( f f 为折叠率) ，而且由于预处理电路本身对信号延迟 影响及工艺偏差造成的器件失配，使输入信号带宽被进一步降低。因此根据实际 设计需求来选择合理的a d c 体系结构是必要的。 1 2 研究意义 近年来，随着通信和多媒体市场的快速增长，数字信号处理技术也得到了迅 猛发展，并广泛地应用于各个领域。采用数字信号处理技术能够方便地实现各种 先进的自适应算法，完成模拟电路无法实现的功能。因此，越来越多的模拟信号 处理正在被数字技术所取代。随着滤波、变频、调制调解等其它一些处理任务 进入数字领域，模拟单元的任务变得越来越单一了，但是，对于作为模拟系统和 数字系统之间桥梁的模数转换器( a d c ) 的要求却越来越高了。 目前高性能模数转换器( a d c ) 两大主要发展方向是高速、中低精度a d c 北方工业大学硕十研究生论文 和低速、高精度a d c 。在c m o s 数模混合电路中，高速、中低精度并行a d c 在 磁盘读写驱动电路、医用图象仪器、通讯设备、h d t v 等领域得到了广泛应用。 高速并行a d c 具有高转换速率和低延迟的优点，在磁盘读写、实时控制等领域 具有不可替代的作用。然而高速并行a d c 也有某些重大缺点，如功耗过大、与 标准m o s 工艺不兼容( 主要指采用双极和b i c m o s 工艺的a d c 等。s o c 技术发展 要求a d c 与数字系统集成在同一芯片内，因此a d c 作为嵌入式i p 模块需要采用 标准数字c m o s 工艺，以降低成本和增加可嵌入性。不含线性电容的a d c 新结构 成为研究热点。 1 3 主要研究工作与创新点 主要研究工作包括以下几个方面： l 、讨论目前常见的各种a d c 结构，并分析评价各种结构的优缺点，由此给出 各自的应用范围及a d c 评价方法。 2 、重点讨论高速并行a d c 的各种通用结构，以及目前研究成果。分析信号预 处理器中折叠插值的工作原理，以及用电流模电路在a d c 中的应用。 3 、深入研究高速并行a d c 中各重要组成部分，并提出丰从式采样保持电路及 内部误差补偿电路、低功耗再生型电流比较器等创新电路。 4 、针对折叠插值a d c 从速度、功耗、精度角度分析给出a d c 折叠率、插值率、 折叠器与比较器数目之间的优化分配关系。 主要创新工作包括： 1 、提出差分输入的丰从式采样保持电路及内部误差补偿放大器，并和电流模折 叠插值电路相结合，设计出满足精度要求的高速采样保持电路。 2 、量化分析再生型电流比较器工作原理和噪声干扰原因，并在此基础上给出新 型低功耗再生型电流比较器和抗噪声输出锁存器设计。 1 4 目前研究热点 目前随c m o s 工艺进步，芯片集成度不断提高，同时电源电压下降，这带来 许多新的研究热点： ( 1 ) 目前混合信号i c 需求很大，这些芯片中模拟电路往往只占很小比例，因 2 北方工业大学硕士研究生论文 此研究数字工艺下的模拟电路设计会降低整个芯片制造成本。 ( 2 ) 电源电压下降带来模拟电路设计困难，特别是便携式设备中电源电压 低至1 1 5 v 左右，多数常规电路结构不能满足需要，需要专门低压电路设计，如 低压a d c 及参考源设计。 ( 3 ) 深亚微米下m o s 管寄生参数影响加大会造成模拟电路设计难度增大， 特别是深亚微米工艺下的高速高精度a d c 设计困难。如o 2 5 啪以下的c m o s 工艺 条件下器件漏电流会明显增大等。 ( 4 ) 深亚微米工艺下连线延迟及信号衰减严重。 ( 5 ) 大规模电路的散热问题，特别是对高速并行a d c 而言，散热非常重要， 会影响到整个系统可靠性、噪声大小、器件寿命等。 北方工业大学硕士研究生论文 第二章a d c 结构和性能分析 2 1a d c 性能参数定义 2 1 1a d c 静态参数 ( 1 ) 分辨率 转换器的分辨率被定义为与不同的数码字相对应的截然不同的模拟级的数 量。于是，n 位分辨率意味着转换器能解决2 个截然不同的模拟级。分辨度不 是转换器准确性的必要指征，但它通常指数码字输入或输出位的数目。 ( 2 ) 量化误差 理想a d c 存在着固有量化误差，大小由a d c 分辨率决定。对应线性a d c 而 言，量化误差为吉三咫。 ( 3 ) 单调性 单调性指当a d c 输入信号逐步增加或减小时，输出信号也岁指单调增加或 减小。对并行a d c 而言，多级并行电路或电流插值电路容易产生非单调性转换 输出，造成a d c 有效分辨率下降。 ( 4 ) 转换范围 转换范围指系统的输入信号有效的幅度范围。 2 1 2a d c 动态参数 ( 1 ) 转换时间和采样速率 在理想的a d 转换器中，转换时间是包括输入信号的获取时间在内的，转换 器完成单词测量所花费的时间。采样率指每秒钟输入信号被采样的次数。另一方 面，最大采样速率是采样能在此速率下连续地转换的速率，它一般是转换时间的 倒数。然而，我们应该知道由于流水线操作和多路技术，一些转换器在输入与输 出之间有一个大的等待时间，然而它们仍然保持了高的采样速率。 4 北方工业大学硕士研究生论文 ( 2 ) s n r s n r ( 信噪比) 指输入正弦波时，a d c 输出的信号功率与所有噪声功率和 之比。式2 1 为一个n 位彪d 转换器最可嫩的s n r ，其中假设圪是一个在。和之 间的正弦波信号，。) = 笔詈为量化误差的均方根值。 册：2 0 l o g ( 孕锄：2 0 l 。g 册龟0 1 0 9 君观0 1 0 8 s ! 碾= 6 0 2 + 1 7 6 扭 划t 。g 陋) 亿。， 可见，一个正弦波信号比一个均匀分布在同样峰值之间的随机信号多1 7 6 d b 的直流功率。 ( 5 ) s n d r 信号与噪声和谐波失真比s n d r ，指输入正弦波时，输出信号功率与所有噪 声、谐波功率和之比，它反映了输出信号与噪声、量化误差及谐波失真综合影响 之间的关系。 ( 6 ) s f d r s f d r 指最大信号量和最大谐波量之比。为获得较大的s f d r 要求转换器的 信噪比尽可能接近最大理论值。 ( 7 ) 输入信号带宽 输入信号带宽指s n d r 低于最大值3 d b 时输入信号频率，它反映了a d c 输入 信号频率对a d c 有效分辨率的影响。 ( 8 ) e n o b 有效位e n o b 定义为 丝 北方工业大学硕十研究生论文 一竺煎羞坐6 = 婴墨堑 晓2 ) 6 0 26 0 2 这里s n d r p 是转换器的s n d r 的峰值分贝值。 2 1 3a d c 其他重要参数 ( 1 ) 功耗 功耗对高速并行a d c 而言是一个非常重要的参数，通常6 8 b i t 典型f l a s h a d c 的功耗会达到w 量级。因此对于便携式系统中所用的低功耗或嵌入式高速并行 a d c ，降低功耗将是设计成败的关键之一 ( 2 ) 输入电容 输入电容指驱动a d c 正常工作时，驱动电路的等效负载电容。 ( 3 ) p s i 己r 电源电压抑止p s l m 指电源噪声和由它引起的输出噪声之比，它反映电路对 电源噪声的抑止能力。 2 2 各种a d c 结构分析 从a d c 实现方式上看，根据应用的目的和要求不同，存在多种电路结构， 目前研究主要集中在以下几种结构：并行a d c 、p i p e l i n e da d c 、折叠插值a d c 、 算法a d c 、时间交错式a d c 、过采样a d c 等。根据a d c 速度、分辨率、功耗以 及应用范围的不同，可采用不同工艺实现，如c m o s 、b i c m o s 、b i p 0 1 a r 、蛳i c a l 等。 2 2 1 并行a d c 并行a d c 包括全并行的f l a s h 型a d c 、2 级或多级f l a s h 型a d c 以及折叠插值 a d c 【l 】o 并行a d c 能获得最高的转换速率和最小转换延迟。 6 北方工业大学硕士研究生论文 图2 2 1f l a s ha d c 结构图 最典型的并行a d c 是f l a s h 型a d c ，如图2 2 1 所示，n b i t 分辨率的f l a s h a d c 包括2 个比较器。这些比较器完成输入信号和个参考电平的比较，输入信 号高于或低于参考电压时比较器输出分别为“1 ”或“o ”，从而得到一组温度码，然 后由编码电路转换获得与输入电平大小对应的二进制码。f l a s h 型a d c 最大缺点 是由于比较器数日庞大导致功耗过大，因此分辨率通常为6 8 b i t 。即便如此， 功耗也常在w 量级左右。采用多级f l a s h 型a d c 或折叠插值a d c 可以在不明显损 失性能的基础上，大幅度减小比较器数目，降低a d c 功耗。 2 2 2p i p e l i n e da d c i n p u t t 一。 t 。 图2 2 2 典型的p i p l i n c da d c 结构图 7 北方- t 业大学硕十研究生论文 p i p e l i i l e da d c 也是一种逐级转换a d c ，从结构上看p i p e l i n e da d c 和多级 f 1 a s ha d c 非常类似，但二者不同之处在于p i p e l i n e da d c 的每一级都包括一个采 样保持电路( s h ) 。 图2 2 2 所示为一种典型的p i p e l i n c da d c 结构图【2 】，每级中的f l a s ha d c 分辨 率可以相同。为达到高转换速度和精度，每级分辨率一般不会很高。p i p e l i n e d a d c 信号转换的延迟时间主要由内部所含转换级数决定。每级完成转换后，剩 余( r e s i d u e ) 电压信号通过放大器放大后被再次采样，供给下级使用，因此 p i p e l i i l e da d c 对后级比较器的精度要求比前级低。使用信号放大器不利之处是 它成为p i p e l i n e da d c 中主要功耗消耗源。 p i p e l i n e da d c 结构适合用于高速高精度但对延迟时间要求不高的a d c 设 计。p i p e l i l l e da d c 能够连续输出比较结果，但延迟时间和a d c 中转换级数成正 比。 2 2 3 逐次逼近( s u c c e s s i v ea p p r o x i m a t i o n ) a d c 图2 ，2 3 连续逼近a d c 结构图 逐次逼近a d c 【3 1 如图2 1 3 所示，是用到了d a c 的一个单极性逐次逼近a ，d 转 换器。逐次逼近寄存器( s a r ) 和控制逻辑全部是数字的，并执行必要的二进制 查找。在转换的结尾处，s a r 中的数值导致电压v d a 在输入信号的o 5 v l s b 范围 内。用这种类型的结构，d a 转换器通常决定d 转换器的准确度和速度。值得 注意的是，在输入端需要一个采样保持以使要被转换的值在转换时间中不会变 化。 2 2 4 算术( 或循环) a d c 北方二：业大学硕十研究生论文 图2 2 4 算术a d c 结构图 一个与比率无关的算术a d c 【4 】的方框图如图2 2 4 所示。这个电路需要少量的 模拟电路，因为它要及时地重复使用同样的电路来循环地完成它的转换。实现高 精度的算术转换器一个难点是构造一个准确的二乘增益放大器。所幸的是，如果 对于二乘操作用了四个时钟周期，就可能不依靠任何电容器匹配而实现增益放大 器。算术转换器的工作方式与逐次逼近转换器的工作方式大致相同。然而在每一 个循环中，逐次逼近转换器使基准电压减半，而算术转换器在保持基准电压不变 的同时使误差电压加倍。 2 2 5 时间分解( i l l t 翻e a v e d ) a d c 为获得更高的转换速度，可以将多个a d c 并行进行分时操作，构成时间分 解a d c 。 字输出 图2 2 5 时问分解a d c 结构图 超高速a d 转换器【5 1 能通过并行的操作许多d 来实现。一个n 通道a ，d 的系 9 盏_ 一 北方t 业大学硕士研究生论文 统结构如图2 2 5 所示。这里九是n 倍办到唬的时钟。另外，破到以相对于彼此延 迟九周期，以至于每个转换器将得到输入信号v i n 的连续采样，对输入信号的采 样是以唬的速率进行的。用这种办法，n 爪d 转换器是以输入采样频率的1 n 的 速率进行工作的 2 2 6 过采样( o v e r s a m p l e d ) a d c 过采样a d c 又称一调制a d c 【6 】，它包括采样、量化和编码。过采样a d 是 根据过采样原理对模拟信号以远高于n y q u i s t 采样频率的采样率进行采样和量 化，得到与信号幅度相关的1b i t 码流，再通过数字低通滤波器抽取获得和模拟输 入信号对应的数字编码。由于过采样a d c 能获得非常高的转换精度( 1 6 2 4 b i t ) 和较高的转换频率，因此成为目前高精度a d c 主要研究方向之一。 ni n t e 目a t o r d i g i t a l o u t p u t c o d e s 图2 2 6 过采样( 一调制) a d c 基本结构图 图2 2 6 所示为过采样a d c 基本结构图，它包括三部分：采样保持电路、一 调制器和数字低通滤波器。 2 2 6 1 过采样电路 当采样过程满足奈奎斯特抽样定理时，即当抽样频率大于或等于两倍原信号 频谱的最高频率时，能从采样信号不失真地还原出原输入信号，而不会产生频谱 混叠。采样频率远远大于输入信号频率时被称为过采样。过采样可以减少d 转 换时的带内量化噪声，因此可以获得很高精度。过采样电路前必须由性能良好的 低通滤波器进行限频，以避免转换中出现谐波失真，降低转换精度。 2 2 6 2 一调制器 对一个连续信号，如果采样频率很高，且采样的时间间隔很小，那么相邻采 l o 北方工业大学硕士研究生论文 样点间的信号幅度一般不会变化太大。若将相邻采样信号差值进行量化编码，同 样可以包含连续信号所含信息。这种对差值进行量化编码的方式就是增量调制。 简单增量调制有明显缺点斜率过载。即输入模拟信号频率很高时，信号 斜率变化很陡，大于系统的最大跟踪斜率，使积分器输出不能跟踪输入模拟信号 的变化，从而产生过载量化失真。为克服这一缺点，可采用改进的增量调制方案。 原理是在简单增量调制的前端加入一积分器，使得调制器的输入信号幅度随频率 上升而下降。 如图2 1 6 所示，每隔一个采样间隔t ，根据前一位编码输出数字来决定在原 电压基础上，上升或下降一个而形成反馈迭加信号。当输出为0 时，给积分器 输入一个负单位冲激信号，积分器输出在原电压基础上下降一个。当输出为1 时，给积分器输入一个正单位冲激信号，积分器输出在原电压基础上上升一个， 因此积分器实际相当一个本地译码器或l 位d a 转换器。 2 2 6 3 数字滤波器 数字滤波器指具有某种特定频率特性的线性时不变系统，它用来改变待处理 序列的频谱。设计数字滤波器就是寻找一个因果稳定的线性时不变系统，使其系 统函数具有指定频率特性。 数字滤波器可分为i i r 和f i r 两种。 i i r 数字滤波器系统函数为： 反z 一 日( z ) = 寺一 1 + 口女z 叫 肛1 ( 2 3 ) i 取可利用模拟滤波器理论设计。因为模拟滤波器设计技术很成熟，有大量 简单、严谨的设计公式和图表可利用，所以可以先设计一个合适的模拟滤波器， 再把它转换成给定指标的数字滤波器。另一种方法是利用最优化技术进行c a d 设计。i m 的明显缺点是其相位的非线性。 f i r 数字滤波器系统函数为： 一1 日( z ) = 办( 刀) z 1 一= 0 ( 2 4 ) f i r 可采用窗函数法或等波纹优化进行设计。f i r 数字滤波器具有严格的线 北方工业大学硕十研究生论文 性相位特性。 2 2 6 4 过采样v d 转换器 过采样( 一) 加或d a 转换器主要由一调制器与数字抽取滤波器两部 分组成。 在一d 转换器中，采用数字抽取滤波器对调制器输出的一位流进行 抽取，将原来的过采样率降低到奈奎斯特采样率并同时将位流信号转换成具有一 定字长的数字信号。为有效将一调制器输出的高采样率，低位数字信号转换 成奈奎斯特采样率的高位数字信号，需要用不同形式的数字滤波器进行多级抽 取，其中第一级大多采用梳状滤波器。 过采样a d c 的优点是可将难以用c m o s 工艺实现的关键性模拟信号处理过 程改用数字电路实现，因此它虽然只含有很少的模拟电路，但却能得到非常高的 转换精度和相对较高的转换频率。过采样a d c 通常用于实现1 6b i t 以上的高分辨 率系统，这种结构甚至能达到2 4 b i t 分辨率。 由于过采样a d c 的采样频率远高于信号频率，因此只能用于兆赫兹的应用 中，对某些需要上百兆赫兹采样频率的应用则无法实现。 2 2 7 各种a d c 性能比较 表2 1 各种c m o sa d c 之问的性能对比 常见分采样模式采样频功耗面积信号延迟转换频率范 辨率 率时间围 并行a d c 6 - l o| 极高极高极大很小 l m 1 6 g p i p e n e d l o - 1 4 n y q u i s t较高中等中等中等 5 1 0 0 m a d c 采样 逐次逼近a d c 8 1 4 n y q u i s t低 低小 大 c 咖。因此采用平均技术和不采用平均技术的信号预放大器带宽比 为 b w n v e m 9 e1 、1 k r 。沁七c 岖r e + c l o 喇 - - - - - = 一= - - - - - - - - - - - 二- - - - - - - - - - - - - - - - - - - 一 肋：i n 北r ，1 ( 触9 + + ) ( 3 8 ) 虽然，但采用平均技术后所带来的预放大器输出节点寄生电容减少远大于内 部负载电阻增加造成的影响，因此 召彬i i i 北 b 呒一g f ( 3 9 ) 可知使用平均技术可提高信号预放大器带宽。特别对折叠a d c 而言，由于 对输入信号的折叠作用，导致折叠器的带宽严重下降，因此平均技术的作用显得 尤为重要。 3 4 同步校正 如图3 1 所示，折叠a d c 的c o a r s ea d c 和f i n ea d c 处于并行工作方式，二者 之间存在同步问题。当c o a r s ea d c 转换时，任何由工艺偏差、失配或时间延迟 不同等不可控因素引起的微小误差都有可能导致输出的转换点和f i i l ea d c 输出 的转换点不能完全吻合，造成输出端的毛刺现象，降低a d c 的有效分辨率。因 此必须使用同步判断逻辑，防止这种误码的产生。 2 7 北方：r 业大学硕士研究生论文 以一个6 b i t 折叠插值a d c 为例，设计采用4 倍折叠率，2 倍插值率，因此f i n e a d c 由1 6 个并行比较器构成。c o a r s ea d c 只需识别最高位。当位和位转换点不 完全一致时，导致整个输出码出现最大误差。如在0 1 11 11 l o o 0 0 0 转换时，m s b 出现过早或过晚会分别产生误码1 1l1 1l 或0 0 0 0 0 0 ，造成1 2 全转换范围的错误。 如图3 1 1 ( a ) 所示，对于只有l b i t 的c o a r s ea d c 来说，其位的转换电平正好 和m s b 1 的转换电平相重合，因此可以通过f i n ea d c 的最高位来判断输出 m s b 1 。其具体实现是c o a r s ea d c 由2 个比较器构成，参考电平r e fh 和r e fl 分 别为l 2 士l 8 全电平。2 个比较器输出分别为m s bh 、m s bl 。 当m s b - 1 = o 时，m s b = m s b l ， 当m s b 1 = l 时，m s b = m s bh 。 厂1 铸 厂 几鼯， ： _ 一惦u l 厂1 s 8 h ；i m 5 艮h r “h ： ：r 硝l 啼 岬：黜u 蔷 m s b - 图3 1 1 同步判断逻辑示意图 这种设计能使m s b 在士1 8 全电平偏差内都保持正确输出，因此具有很强的误 码校正能力。 当折叠a d c 的折叠率比较大时，c o a r s ea d c 和f i l l ea d c 输出之间的同步问 题也可以利用类似方法解决。当折叠率很大或输入信号频率较高时，如果c o a r s e a d c 和f i n ea d c 输出延迟时间差别过大也可能造成同步校正错误，这时必须保 证二者电路结构和速度差别不能太大。 3 5 信号预处理器速度、功耗、面积之间的折衷关系 对输入信号进行处理的多个折叠器和插值电路组成信号预处理器 ( p r 印r o c e s s i i l gc i r c u i t ) 。输入信号和参考信号通过预放大器得到对应各个电平 转换点的差分折叠信号，随后被送入比较器阵列，比较结果经过编码逻辑获得对 2 s 北方工业大学硕士研究生论文 厘二进制输出。 折叠插值a d c 由信号预处理电路、比较器阵列、编码器和参考偏置电路组 成。在设计要求范围内为获得最优性价比，设计中需要综合考虑速度、功耗和面 积等诸方面因素来确定折叠率、插值率，以及c o a r s ea d c 的m s b s 和f i l l ea d c 的 l s b s 的分配。 假设a d c 分辨率为n ，a d c 中c o a r s ea d c 分辨率为m l 、f i l l ea d c 分辨率为 l l 也，则 a d c 分辨率n 为 n 铀1 竹n 2( 3 1 0 ) a d c 所有参考转换电平数为 = 2 = 2 训棚2 ( 3 11 ) 折叠率为屏 斥= 2 2 m ( 3 1 2 ) 所需折叠信号数目n u m 为 聊= 2 们 ( 3 1 3 ) 当不采用插值时所需折叠器数目蚝枷。为 m 加鼬o2 辱 ( 3 1 4 ) 当采用瓜倍插值时，所需折叠器数目为蚝胁为 肘触2 蒜 c o a r s ea d c 所需比较器数目为 ( k 脚= 2 胁 ( 3 1 6 ) f i l l e a d c 所需比较器数目。为 2 9 北方工业大学硕士研究生论文 n c = 俨 2 ( 3 1 7 ) 式( 3 1 7 ) 中所示的1 2 倍系数源自折叠a d c 的比较器阵列输出为循环温度 码，而循环温度码信息含量为温度码的2 倍。 此外，为判断a d c 输入信号是否溢出， 插值a d c 中比较器总数为 n c t 呻d 芝n cc i 。c + n c e + 、 需要至少1 个以上比较器，因此折叠 ( 3 1 8 ) 通常情况下f i n ea d c 的分辨率远高于c o a r s ea d c 的分辨率，即 朋2 删1 1 ，则 c 乙。= 2 柁2 ( 3 1 9 ) 假设单个比较器功耗为，则比较器阵列功耗为 = 岷矽唧2 一= 譬 ( 3 2 。) 由式( 3 2 0 ) 可知，f i n ea d c 的分辨率l l l 2 每增加1b i t ，a d c 中的比较器数目 和功耗也近似增加l 倍。因为折叠插值a d c 中比较器阵列功耗占a d c 总功耗的很 大一部分，所以在折叠器速度和精度允许范围内，提高折叠率e 可有效降低整 个a d c 总功耗。 当折叠器数目较多时也会消耗大量功耗，因此采用适当插值电路不但可以减 小信号输入电容提高带宽而且可以节省功耗。假设每个折叠器功耗为匕船，则 折叠器总功耗只腑棚为 ， ， 朋2 一l 匕枷一棚2 妇。m 力妇2 匕肋。乏靠2 妇j ( 3 2 1 ) 从式( 3 2 1 ) 可知，折叠器总功耗岛胁一。，和插值率瓜成反比关系。插值率瓜越 大，折叠器数日和功耗越小，但插值不影响比较器数目。折叠率取所能得到的大 小取决于前端信号预放大器的线性度、m o s 管失配等因素。对于电流插值而言， 它由于缺乏内在单调性，因此可能造成比较器阵列误码而在输出端形成较大毛刺 现象。 北方工业大学硕士研究生论文 由于6 b i ta d c 主要是用于极高速、大带宽的系统中，且a d c 本身的分辨率 较低使比较器数目不会很多，因此不需要采用过高的折叠率，以免造成误码现象。 使用电流模折叠插值电路，有利于提高整个a d c 动态性能，且较低的电流插值 率可确保插值信号的单调性。 如图3 1 2 所示的6 b i ta d c 采用4 倍折叠率，2 倍电流插值，8 个折叠器，因此 包括1 b i t 精度的c o a f s ea d c 和5b i t 精度f i n ea d c 。由于f i l l ea d c 中含有1 6 个比较 器，且同步问题使c o a r a d c 需要至少2 个电流比较器，所以不考虑输入信号溢 出可能时，整个a d c 至少需要1 8 个电流比较器。由于整个a d c 比较器数目较少， 因此可以采用大功耗的极高速再生型比较器。使用电流模折叠插值电路和平均技 术可以使a d c 获得接近f l a s ha d c 的动态性能。通过优化设计可在功耗允许范围 内使a d c 获得最高转换频率和最大信号带宽。 输入信号 参考电压 i i l 上- 2 信号放大器 折叠器1折叠器8 ii - d 2 电流插值1 r 1 r 1 r1r v v 藏处理! i l 路 盯。 2 电流比较器 v 。1 6 电流比较器v jjr7 解码& 纠错 图3 1 26 b i t 折叠插值a d c 结构图 对于8 b i t 或以上分辨牢的折叠插值a d c 而言，由于分辨率较高，为降低功耗 减少比较器和折叠器数目必须采用较高的折叠率和插值率且考虑速度、面积和功 耗之间的平衡关系。以8 b i t 分辨率的a d c 为例，典型的设计采用8 折叠率，8 插值 率设计，因此需要4 个折叠器，且c o a r s ea d c 分辨率为3 ，f i n ea d c 分辨率为5 。 3 l 北方工业大学硕士研究生论文 由于直接使用电阻串实现8 倍插值率会由于失真导致信号分辨率不足，可采用逐 级插值设计。 对于需要高折叠率的低功耗设计，级联折叠、p i p e l i l l e d 折叠、2 级折叠器有助 于改善整个a d c 动态性能。 3 2 北方工业大学硕士研究生论文 第四章并行a d c 关键电路设计 高速并行a d c 通常包括采样保持电路、比较器、编码器和梯度参考电压产生 电路等几个通用的关键部分。 4 1 采样保持电路设计及优化 采样保持电路是a d c 设计中的重要部分，由于设计能满足高速并行a d c 需要 的高增益带宽积的运算放大器非常网难，因此高速采样保持电路是设计的主要难 题之一。多数极高速的n a s ha d c 设计为避免这一难题，信号采样是通过比较器 直接完成的。比较器本身带宽有限和由信号预放大产生的时间不确定性，会严重 降低高频信号下a d c 的有效分辨率，最终使得a d c 动态性能下降。特别是对折 叠插值a d c 而言，信号预处理器( 折叠器) 对输入信号的折叠作用使得预处理 器带宽瓦蝴下降万耳2 倍，严重限制输入信号带宽。 使用独立的采样保持电路可以大大缓解对信号