（信息与通信工程专业论文）基于pci总线的高速数据传输技术的设计与实现.pdf

国防科学技术大学研究生院学位论文 摘要 本文主要研究的是基于p c i 总线的6 6 m h z 、6 4 位的高速大量数据的传输和接收 技术。 在简要介绍了p c i 总线的特点、p c i 总线的信号、命令和操作规范、p c i 总线的 配置空间以及有关最新p c i 总线规范p c i 2 3 里的一些新增和修改的内容之后，本文 概述了p l x 公司的p c i 总线专用控制器p c i 9 6 5 6 结构和功能，并介绍了p c i 9 6 5 6 的 发起者、从设备、d m a 三种工作模式以及m 、c 、j 三种局部总线接口方式。然后 介绍了本课题的主要内容高速视频数据的传出和导入模块设计；这部分主要包 括课题的背景介绍，设计的指标要求，基于6 6 m h z 、6 4 b i t 高速、高性能p c i 总线的 硬件电路设计以及可编程逻辑控制模块功能的仿真，这其中着重介绍了f p g a 的设 计，针对不同功能、工作模式的设计结构。然后总结了整个设计模块所完成的功能 特点，提出了p c b 板设计时应注意的一些问题以及有关进一步改进的设计构想。 论文最后介绍了利用p l x 产品软件开发包p l x s d k 进行w i n d o w s2 0 0 0 环境下 的的p c i 接口卡的驱动程序开发和插入卡上p c i9 6 5 6 的配置e e p r o m 的设置。 关键词 ：p c i 总线高速数据传输p c i 9 6 5 6f i f of p g ap l x s d kp l x r d k 第i i 页 国防科学技术火学研究生院学位论文 a b s t r a c t t h et e c h n i q u eu s e df o rh i g n s p e e da n dl a r g ev o l u m ed a t at r a n s m i s s i o nw o r k i n gw i t h 6 4 _ b i t - 6 6 m h zp c ib u si ss t u d i e di nt h i sp a p e r t h ef e a t u r e so fp c il o c a lb u s ，s i g n a l d e f i n i t i o n ，c o m m a n dd e f i n i t i o n ，b u so p e r a t i o n a n dt h ea d d e n d u mo ft h ep c il o c a lb u ss p e c i f i c a t i o n ，r e v i s i o n 2 3a r ei n t r o d u c e db r i e f l y a tf i r s t t h e nt h es t r u c t u r ea n df u n c t i o no fp l xp c i9 6 5 6p c ib u sm a s t e r i n gi 0 a c c e l e r a t o ra r e s u m m a r i z e d ，i n c l u d i n g ：p c i 9 6 5 6 st h r e ed a t at r a n s f e r m o d e s ( d i r e c t m a s t e r ，d i r e c ts l a v e ，a n dd m a ) a n dd i r e c tc o n n e c t i o nt ot h r e e p r o c e s s o r l o c a lb u s t y p e s ( mm o d e ，cm o d e ，jm o d e ) t h em a i nt a s ko ft h i sp a p e ri st od e s i g nt h eh i g ns p e e dd a t as e n d i n go u ta n d r e c e i v i n g m o d u l e s f i r s tt h ed e s i n gs c e n a r i oa n dd e s i n gt a r g e to ft h i sp a p e ri sp r o v i d e d ，t h e nt h e s t r u c t u r ea n da p p l i c a t i o no ft h ep c ib a s e dd a t at r a n s f e r r i n gm o d u l e si sd i s c u s s e di n d e t a i l ，i n c l u d i n gt h es t e p so f t h ef p g a sa p p l i c a t i o na n ds i m u l a t i o na r eg i v e no u t s o m e v a l u a b l es k i l l sf o rp c b d e s i g na r ep r e s e n t e d ，s o m e m e t h o d st oi m p r o v et h ep e r f o f i n a n c eo f t h i ss u b s y s t y ma n do t h e rm e a nt oi m p l e m e n tt h ed e s i g nw o r ka r ea l s op r o v i d e d i ns u c c e s s i o n ，t h er e a l i s i n gm e t h o do fd e v i c ed r i v e ro ft h ed a t at r a n s f e r r i n ga d d i n c a r db a s e do np c ib u su n d e rt h ew i n d o w s2 0 0 0s y s t e mi s p r e s e n t e d ，a sw e l la st h e c o n f i g r a t i o nt ot h es e f i a le e p r o m w h i c hu s e dt oc o n f i gt h ep c i9 6 5 6 k e y w o r d s ：p c i b u s h i g h - s p e e d d a t a t r a n s f e r r i n g p c i 9 6 5 6f i f of p g a p l x 。s d kp l x r d k 第i i i 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它 教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研幼做的任 何贡献均已在论文中作了明确的说明并表示谢意。 学位论文题目盘亍阻勘确雨迦放糯传褊执堤哟翱l 学位论文作者签名：壅垒蔓日期：一己帕年f 月加日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子 文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。)； ， 学位论文题目：堑坠墨送塑鱼垒i 塾堡堡堑燮麴逊生塞堕 学位论文作者签名：煎丝翌 作者指导教师签名笔凼遮至! 丑竖 日期：娜2 ，年1 月肋f j 日期：文u 仗年月a 旧 国防科学技术大学研究生院学位论文 引言 一、课题背景 本课题来源于教研室所承担的一个科研项目高速数据压缩设备的测试系统 中的一个子系统。该子系统分两个部分，即将模拟数据源的模拟数据发送到数据处 理设备的功能块和接收外围数据提供设备传来的视频数据的功能块。课题设计要求 数据连续传输速率达到5 0 0 m b i t 秒，要求数据可靠性高，系统操作灵活、方便，具 有可升级性。 因为在传输和接收模块中可以插接其它的数据处理模块，所以要求该系统具有 较高的灵活性，通过改变硬件和软件设置，可以提供不同传输速率、不同格式的图 像数据，以满足各种应用场合的需求，成为一个进行数据传输接收的通用设备。该 系统方案以支持p c i 6 4 的服务器为平台，以服务器内存为缓存空间，通过高带宽 p c i 总线实现图像数据的高速传输，因此具有最大的灵活性和广阔的扩展空间。 模拟数据源要求能灵活地模拟各类所需数据，为外部数据处理设备提供标准的 数据。而数据接收终端则要求能够准确无误地接受到数据处理设备数据提供设备送 出的数据，为准确地评价其外围设备对视频数据的处理算法等的性能提供保证。这 两个模块将通过设计高速数据p c i 总线接口插入卡来实现。 由于该系统所要求的数据传输速率非常高的，因此，本系统所包含的关键技术 可以很方便地应用到各类信号模拟器等设备中去，同时在“软件无线电”技术的研 究中也具有广泛的应用前景。 二、课题研究关键点 l t 目前，业界针对6 4 位6 6 m h z p c i 总线的设计开发还比较少，具有这一特性的 p c i 控制器产品市场上也很少见；其中p l x 公司多年来一直以出品基于p c i 总线的 i o 加速器系列为主，近年来，以其技术成熟、性能优越、应用开发平台功能强大、 界面友好等特点在市场上的占有率越来越高。它的6 4 位6 6 m h z p ci o 控制器 p c i 9 6 5 6 是目前市场上最高性能的p c i 接口专用电路。在系统设计方案中选用了该 公司的这款芯片，该芯片具有6 4 位、6 6 m h z 时钟周期p c i 总线操作性能以及 6 6 m h z 、3 2 位局部总线操作性能。本课题需要突破的关键技术就是高速6 4 位 6 6 m h z p c i 总线接口的数据传输实现。这样就要求对p c i 6 4 位总线协议以及接口芯 片p c i 9 6 5 6 的内部机制，诸如数据传输方式，p c i 9 6 5 6 内部寄存器的含义，中断如 何响应，以及p c i 9 6 5 6 电路设计等方面有深入地理解。而p c i 9 6 5 6 功能繁多，应用 复杂，要对它进行应用，不仅需要多看资料，而且要多做实验，即通过与外部逻辑 第1 页 国防科学技术大学研究生院学位论文 连接对各种操作进行仿真，从中比较和体会，以求实现芯片的最大效能。另外，本 课题还要求开发支持6 4 位p c i 总线插入卡在w i n d o w s2 0 0 0 下驱动程序，这也是技 术难点之一。 三、论文结构 论文结构安排如下：第一章p c i 总线规范与特性，讨论p c i 总线规范，配置空 间，总线接口以及p c i 总线协议p c i 2 3 新增加的和已被删掉的内容；第二章是介绍 p l x 公司的p c i 接口控制器_ p c l 9 6 5 6 ，介绍了控制器结构、特点，工作模式、 局部总线接口方式，并根据课题设计的实际内容，重点介绍了局部总线c 模式操作 方式及设计要点；第三章介绍了数据传输与接收模块的电路设计，这部分是本论文 的主要内容，在介绍芯片的选用以后，重点介绍了数据发送核接收模块的电路设计 过程、所使用的技术以及p c i 9 6 5 6 局部侧逻辑控制部分f p g a 设计、在m a x p l u s 1 i 软件开发环境下的功能与时序仿真，最后总结课题设计过程，提出了对电路设计 方案的进一步构想，并根据实际经验，介绍并论述了p c b 布线中需要注意的一些问 题；第四章介绍了基于p l xs d k 开发工具包的插入卡开发；最后是结束语。 第2 页 国防科学技术大学研究生院学位论文 第一章p c i 总线规范与特性 p c i 的含义为周边器件互连( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 。p c i 局部总线 是微机中处理器存储器与外围控制部件、扩展卡之间的互连接口。p c i 总线从问世 以来就是新的开放性的工业计算机标准。它吸收p c 机的最新技术，满足通信和工 业实时应用的要求的坚固、可靠、模块化、易于使用和维护等必要条件，此外，p c i 总线系统中i 0 连接方便，满足了通信与网络的应用需要。在嵌入式计算机和工业 控制计算机方面具有广泛的应用前景。本章将对p c i 总线规范尤其是对6 4 位数据传 输协议、插入卡设计要求及p c i 接口控制器实现部分进行介绍。 1 1 p c i 总线规范 i n t e l 公司最早对p c i 总线进行了定义。p c i 总线规范是互连机构的协议，以及电 气和机械配置的规范，p c i 总线的设计是独立于处理器的，它是微机上的处理器存 储器与外围控制部件、外围附加模块之间的互连机构，它规定了互连机构的协议、 电气、机械以及配置空间规范。由p c i s i g 发布的第一个技术规范1 0 版于1 9 9 2 年6 月2 2 日面世，其后，p c i 协议的2 0 修改版于1 9 9 3 年4 月发布，2 1 修改版于1 9 9 5 年一季度发布，2 2 版于1 9 9 9 年2 月发布，最新的2 3 版于2 0 0 1 年3 月发布。 1 1 1p c i 总线系统结构 图1 1p c i 系统结构示意图 p c i 总线系统由机箱、总线底板、适配器卡及电源组成。总线的定义对协议、 时序、负载、电气性能和机械性能都有严格的规定，充分保证运行的可靠性及兼容 性。p c i 总线系统可以分为多个层次，不同的总线通过桥路相连，桥路的主要功能 是在两种不同的信号环境间进行转换，使不同的总线间的数据传输可以顺畅进行。 第3 页 国防科学技术大学研究生院学位论文 本课题所选用的p c i 9 6 5 6 就是一类桥路芯片，它负责连接p c i 总线侧和局部侧设备 之间的传输。 1 1 2p c i 总线6 4 位扩展信号 本课题设计要实现的是6 4 位插入卡设计，因此首先要了解6 4 位扩展信号定义 及使用： a d 6 3 ：3 2 t s ：扩展的3 2 位地址和数据多路复用线。在地址期( 如果使用了 d a c 命令且r e q g 有效时) 这3 2 条线上含有6 4 位地址的高3 2 位，否则，它们是保留 的；在数据期，当r e q 6 4 和a c k 6 4 # 同时有效时，这3 2 条线上含有高3 2 位数据。 c b e 7 ：4 # t s ：总线命令和字节使能复用线，在r e q 6 4 # 和a c k 6 4 # 同时有效 时，该四条线上传输的是表示数据线上哪些字节是有意义的字节使能信号。在地址 期里，如果使用了d a c 命令且r e q # 有效，则表明c b e 7 ：4 3 # 上传输的是总线命令， 否则这些位是保留的且不确定。 r e q 6 4 # s t s ：6 4 位传输请求。该信号有当前主设备驱动，并表示本设备要求 采用6 4 位通路传输数据。它与f r a m e # 有相同的时序。 a c k 6 4 #s t s ：6 4 位传输认可。表明从设备将用6 4 位传输。此信号由从设备 驱动，并且和d e v s e l g 具有相同的时序。 p a r 6 4t s ：奇偶双字节校验。是a d 6 3 ：3 2 和c b e # 7 ：4 的校验位。当 r e q 6 4 # 有效且c b e 3 ：0 # 上是d a c 命令的第二个地址期过后的一个时钟处失效。 当r e q 6 4 # 和a c k 6 4 # 同时有效时，p a r 6 4 在各数据期内稳定有效，并且在i r d y # 或 t r d y # 发出后的一个时钟处失效。 注：t s表示一双向的三态输入输出信号； s f r s 表示一持续的并且低电平有效的三态信号。 1 1 3p c i 总线传输 p c i 总线能够配合要求彼此间快速访问或快速访问系统存储器的适配器工作，也 能让处理器以接近自身总线全速的速度访问适配器。这一切都得力于p c i 总线的突 发传送特性以及超长的数据带宽和强大的寻址能力。 1 1 3 1p c i 总线突发传输 通过p c i 总线的全部读写传送都可以用突发传送。每个突发传送都有两个参与 者：总线主设备和从设备。前者是起动传送的设备，后者则是指起动方为规范实现 执行数据传送的目的而正在寻址的设备。主设备主动占用总线，无须c p u 干预，从 而引出总线仲裁机制；从设备方式则是被动占用总线。p c i 总线上基本总线传输机 制是突发成组传输，一个分组由一个地址节拍和一个或更多的数据节拍组成。p c i 在内存和i 0 地址空间中都支持突发传输。因为p c i 总线的地址与数据线是复用 的，而所有数据都是从源地址到从设备地址的传输，地址更新的速度也会存储器访 问的速度。为提高传输速率，p c i 总线每一组传输只包括一个地址节拍和一个或多 第4 页 国防科学技术大学研究生院学位论文 个数据节拍，即只需提供首地址，其内部的地址寄存器就会随节拍自动递增改变地 址，在成块数据传输时这种机制可以大大提高数据传输率。突发传送的长度由总线 主设备决定，在交易开始时，从设备得到起始地址和交易类型，但没有传送长度。 当主设备准备传送每一个数据项时，主设备通知从设备是否为最后一个数据项。当 最后一个数据项传送后交易即告结束。 1 1 3 2p c i 总线6 4 位传输协议 1 、6 4 位数据传输 在系统复位后，r e q 6 4 # 通知6 4 位设备，它是否连接了6 4 位数据通路。6 4 位数 据传输的完成，要依靠主设备和从设备之间在每个地址期动态协调进行。当主设备 支持6 4 位传送并希望进行6 4 位传送时，在地址端中它随着f r a m e # 有效 r e q 6 4 # 。如果当前寻址的从设备支持6 4 位数据传送，它就要用a c k 6 4 # 来应答， 因为它们都被拉为高电平，r e q 6 4 # ；和ia c k 6 4 # 的默认状态被无效。 对于3 2 位的设备不需要作任何修改就可以同6 4 位的设备一起工作。6 4 位的设 备在没有协商进行6 4 位操作之前，其缺省工作方式应为3 2 位。 在6 4 位传送当中，数据段当中所有传送时序与3 2 位数据传送时序完全相同。 发起6 4 位数据传输的设备必须使用4 个双字( 8 个字节) 长度的地址，而且在地址 期内a d 2 必须为“0 ”。但是只有存储器命令变为6 4 位传输。中断应答和特殊周期 命令是基本的3 2 位命令，绝对不允许使用r e q 6 4 # 。对于i o 命令和配置命令来 说，若使用6 4 位传输时，其带宽的要求与增加的复杂性相比是不合算的。所以，只 有存储器命令支持6 4 位数据传输。6 4 位数据传输适合多数据期传送大批数据，对 于单数据期，采用6 4 位传输未必能提高效率。因为在d e v s e l 萍信号送回之前主设 备还不知道在哪个周期撤销，只好等待i r d y # 。 在数据期，p a r 6 4 必须由r e q 6 4 # 和a c k 6 4 # 进行再次认可。p a r 6 4 对于6 4 位 设备的数据期来说是必须的。 2 、6 4 位寻址 当总线主设备( 主设备分为以下两类：利用单地址段在a d 3 ：o 】只能产生3 2 位 地址能力的主设备：能够生成3 2 位和6 4 位地址能力的主设备) 与驻留在4 g b 地址 边界以上的存储器通信时，仅允许主设备使用6 4 位寻址。如果起始地址驻留在这个 界限以下( 即上部3 2 位地址全部为o ) ，则必须使用3 2 位寻址( 换句话说，就是 单地址段) 。使用基本指令集，p c i 地址总线a d 3 1 ：0 允许主设备寻址驻留在第1 个4 g b 地址空间的设备( 使用唯一地址段：使用单地址段的命令称作单地址命令或 s a c ) 。 没有其它任何信号，p c i 规范也支持寻址驻留在4 g b 边界以上的存储器设 备。主设备使用双地址周期通知从设备群它正以两个背对背地址段广播6 4 位存储 器地址。6 4 位寻址能力不限于6 4 位主设备。 第5 页 国防科学技术大学研究生院学位论文 1 2p c i 配置空间 p c i 总线规范保证了p c i 插卡可以自动配置、p c i 插卡插入系统后，系统b i o s 将根据读到的卡信息，结合系统情况为插卡分配存储地址、端口地址、中断等信 息，从而免除了人工操作。当机器第一次上电时，配置软件必须扫描在系统中的不 同总线( p c i 和其他) ，确定什么设备存在和它们有什么配置要求。配置软件读取 设备配置寄存器的子集，以确定功能的出现及类型。p c i 物理设备可以是集成在系 统板的器件或是做在p c i 插入卡上的器件。每个p c i 设备可以包括一到八个独立功 能，一个功能就是一个逻辑设备。每个功能包含自己的独立寻址的配置空间，尺寸 为6 4 双字，在其上实现配置寄存器。设备寄存器位于6 4 2 5 5 字节之间。从配置访 问的观点，单功能设备含有的功能必须是功能0 ：在多功能设备中，第一个功能必 须作为功能0 反应的配置访问，而附加功能可以设计为功能l 到功能7 。使用这些 寄存器，配置软件能够自动监测功能的存在，确定其资源要求( 存储器空间、1 0 空 间、中断线等) ，并能为功能分配资源，以保证不与已分配给其他功能的资源冲 突。p c i 配置空间分为p c i 设备中包含的每一个功能的独立的、指定的配置地址空 间( 即在芯片内或在卡上) 。 本节主要讨论了p c i 插入卡配置空间组织和功能。 1 2 1 配置空间组织 每个p c i 功能拥有6 4 个配置双字的单元，该空间分为首部和设备有关区两部 分。一个设备的配置空间不仅在系统自举时可以访问，在其它时间内也是可以访问 的。第一个1 6 双字的格式和用法有p c i 规范预定义，这个区域称为设备的配置首部 区( 或首部空间) 。目前由规范定义有三种首部格式：首部类型0 ( 用于全部设 备，除了p c i p c i 桥) ；首部类型l ( 用于p c i p i c 桥) ；首部类型2 用于c a r d b u s 桥。新的规范声明：每个设备，除了主总线桥，必须实现配置地址空间。主总线桥 可以有选择的实现配置地址空间。如果主p c i 桥没有实现p c i 配置空间的配置寄存 器( 大多数都有) ，则配置寄存器可以在1 0 或存储器映射i o 空间实现。 l 1 2 2 配置空间的功能 。 1 2 2 1 设备识别寄存器 下表显示了功能的首部区格式( 用于功能而不是p c i p c i 桥和c a r d b u s 桥之外的 所有设备) 灰底色的寄存器是强制性的。其他没有标为强制性的寄存器对于某种类 型的设备仍可以是必须的。 第6 页 国防科学技术大学研究生院学位论文 表1 1p c i 配置空间首部格式 在首部中的寄存器用于识别设备、控制p c i 功能、并以通用方式检查p c i 状 态。设备配置空间其他4 8 个双字的用法是设备指定的。用于识别设备驱动程序的寄 存器： 供应商i d ：该寄存器存放制造商标识号。每一个制造商的标识号是唯一的，由 p c is i g ( p c is p e c i mi n t e r e s tg r o u t ) 指定。值f f f f h 被保留。当读取一个不存在的 设备配置寄存器时，必须返回这个值。这个读操作导致主设备失败，桥以必须的供 应商i d f f f t h 作为反应。 设备i d ：这食由设备制造商分配，以区分统一制造厂商生产的不同p c i 设备。 也可用于定位设备指定的驱动程序( 可能与版本有关) 。 子系统供应商i d 和子系统i d 寄存器：在新的规范中被定为强制性的。除了具 有基类型0 6 h ( 桥) 和子类型o o h 一0 4 h ，或基类型0 8 h ( 基类型周边) 和子类型0 0 h 0 3 h 的设备。即排除了以下桥：h o s t p c i 、p c i e i s a 、p c i i s a 、p c i m i c r o c h a n n e l 、p c i p i c ；以及下列的通用系统周边设备：中断控制器、d m a 控制 器、可编程定时器、r t c 控制器。这些寄存器的值0 表示设备没有相关的子系统供 应商和子系统i d 。这两个强制性寄存器用于唯一的识别设备所驻留的插入卡或子系 统。使即插即用o s 定位正确的驱动程序，装载到存储器。在系统第一次访问它们以 前，这两个寄存器必须包含所分配的值。 第7 页 国防科学技术大学研究生院学位论文 类代码寄存器：是一个2 4 位只读寄存器，分为基类型、子类型和可编程接口三 个单元。它代表设备的基本功能、更详细的设备子类型和一些情况下寄存器指定的 编程接口。 版本i d ：该字段表明桥接器的版本号，其值由供应商来制定，该字段应看作是 设备识别字段的扩展。 首部类型：该字段有两个作用，其一是用来表示配置空间首部区内字节 1 0 h - 3 f h 的布局类型，其二用以指出设备是否包含多功能。 1 2 2 2 关于设备控制的寄存器 p c i 命令寄存器：用于存放p c i 命令，粗略控制设备的能力，这些命令由p c i 标 准规定，适用于所有的p c i 设备。 l2 2 3 关于设备状态的寄存器 设备状态状态寄存器：将功能状态记录在p c i 实体。一个功能必须实现功能相 关位。新的规范( 相对v e r 2 2 以前版本) 已对状态寄存器做出下列修改：位4 不再 保留，表示能力列表位；u d f 位( 位6 ) 和特点已经删除，现在改为保留；位8 更 名为主设备数据奇偶校验错位。 1 2 2 4 首部区中其它寄存器 c a r d b u sc i s 指针 这是可选的。这个可选寄存器由在c a r d b u s 和p c i 间共享芯片的设备实现。 2 、中断线寄存器 可读可写的中断线寄存器用于识别功能的p c i 中断请求引脚( 由中断引脚寄存 器指定) 路由到中断控制器的哪个输入。设备启动程序和操作系统用这些信息来判 断设备的优先级和设备的中断矢量。寄存器的值由系统体系结构确定。对于p c 机，该寄存器的值o 1 5 对应于8 2 5 9 中断控制器的中断请求号i r q 0 i r q l 5 ，值 1 6 2 5 4 保留，2 5 5 表示中断没有连接。该寄存器的内容可以在系统引导阶段从扩展 ，r o m 装入，也可以在系统启动后从p c i 总线写入。新的规范允许某个功能实现或者 使用中断引脚，或者使用m s i ( 消息信号中断) 能力产生中断。 3 、中断引脚寄存器 该寄存器的值表示设备( 设备功能) 使用了哪个中断线。其值为1 时表示使用 i n t a # 。 4 、m i n - g n t 和m a x l a t 寄存器 这两个寄存器都是只读寄存器。用来指定设备对延迟计时器的设定值，如果为 0 ，则表明设备对延迟计时器没有特殊的要求。前者用于指定设备需要多长的突发传 输时间，后者用来表示设备对p c i 总线进行访问的频繁程度。 5 、基址寄存器 基地址寄存器有两个作用，一是存放存储空间或i o 空间地址；另一个作用是存 放定义空间长度( 以4 字节为单位) 。基地址寄存器根据写入数据的内容判断数据 第8 页 国防科学技术大学研究生院学位论文 的类型，如果写入数据的最高位b i t3 1 = 1 ，写入数据则是定义空间长度，反之，写 入的是基地址。在p c i 的所有基地址寄存器中，位o 是只读位，用于区分该地址寄 存器存放的是存储器基地址还是i 0 基地址。为0 是表示存储器基地址，为1 表示 i o 基地址。i o 空间的基地址寄存器总是3 2 位，位0 由硬件设置成1 ，位l 保留。 存储空间可以是3 2 位，也可以是6 4 位，位0 由硬件设置成0 。 p c ir 2 2 以前的协议中，第一个基地址寄存器总是放置在偏移地址l o h 上，新的 规范改变了这项，译码器可在基地址寄存器的任何位上被执行，在配置过程中，配 置软件必须察看设备中首部到终止的所有6 个可能的基地址寄存器位置，究竟是哪 个寄存器事实上被执行了。新的规范不再允许指示设备存储器必须被映射到存储器 空间的第一个m b 空间中的方式，此方式现在保留。由于基地址寄存器可以是3 2 位，也可以是6 4 位，所以，第二个基地址寄存器的位置取决于第一个寄存器的大 小，后面的基地址寄存器的偏移量由前面基地址寄存器的值决定。 6 、扩展r o m 寄存器：该域适于带有扩展r o m 的板卡，如图形显示卡等。 7 、能力指针寄存器：所指的单元是一系列连接起来为一个或多个配置寄存器组 的第一个入口，其中每一个都支持新特征。每一个入口都有共同的格式。 1 3 6 6 m h z 、6 4 位p c i 总线接口 1 3 1p c i 总线时钟信号 p c i 总线上的所有操作都与p c ic l k 信号同步。c l k 信号的频率从0 m h z 到 6 6 m h z 。在时钟运行在6 6 m h z 或以下的总线上，p c ic l k 的频率可以随时改变并 且可以停止( 但仅在低功率状态) ，只要时钟边沿保持清晰以及最小的高和低保持 时间不被违反。不象3 3 m h z 规范，集成于与系统板上的器件可被设计运行于一个固 定频率( 小于等于6 6 m h z ) ，也可要求没有时钟频率改变发生。另外，规范建议 p c i 时钟作为来自独立的、低时滞时钟驱动器上的点到点信号，须分别连到每个p c i 器件上。这种方法消除了信号反射影响并提高了信号的完整性。 1 3 2 6 4 位、6 加h z 使能位设计i 6 6 m h z 使能位加在状态寄存器上，如果设备支持运行0 到6 6 m h z 那么设计者将 这个位硬连线到1 。软件可以通过检查总线上每个设备的状态寄存器上的这个位来 确定总线上的所有设备是否具有6 6 m h z 操作能力。如果有一个设备此位为0 ，总线 就以3 3 m h z ( 或更低) 运行，而不是6 6 m h z 。 表1 - 2 系统内6 6 m h z 能力位设置组合 桥的6 6 e 江醢 | | ；鼙洛辚嗨赣囊 震震震熬麓舞震震自旨力：诬状态蠢曩目溺雹涨懑l 蓦 0o 思线是3 3 m h z 思 戋，所以所有伐备还仃3 3 m h z 。 0l 由6 6 m h z 运行能力的设备置于3 3 m h z 总线上。总线和所 有设备运行于3 3 m h z ，如果设备为一个插入式设备并要 求完全运行于6 6 m h z 总线上，则配置软件可提示使用者 第9 页 国防科学技术大学研究生院学位论文 将卡装入在不同总线上插入式连接器上。 1o 3 3 m h z 设备置于具6 6 m h z 能力的总线上，总线所有设备 运行于3 3 m h z ，配置软件应提示使用者将卡装入在不同 总线上插入式连接器上。 11 具有6 6 m h z 能力的设备置于6 6 m h z 能力总线上，如果总 线上所有其它设备的状态检查表明所有设备都具有 6 6 m h z 能力，那么总线和所有设备运行于6 6 m h z 6 6 m h z p c i 总线包括一个新定义的信号m 6 6 e n 。此信号必须由总线连到嵌入在 系统上的所有具有6 6 m h z 运行能力设备的m 6 6 e n 引脚上，系统主板设计者必须在 这个线路上提供一个上拉。除非被插入的p c i 设备接地，m 6 6 e n 信号的自然状态是 有效的( 由于上拉) 。6 6 m h z 嵌入设备和卡或者用m 6 6 e n 作为输入，或者完全不 用它。 1 3 36 4 位插入卡连接器 6 4 位连接器是3 2 位连接器的超集。新的规范对引脚做了如下修改：p i na 1 4 、 原为保留引脚，现定义为3 3 v a u x 引脚；p i n a l 9 原为保留引脚，现定义为p m e # 引 脚； ( 电源管理事件和3 3 v a u x 是支持p c i 总线电源管理接口规范的卡所使用的可 选择的信号) p i n a 4 0 原为s d o n e 引脚，现定义为保留引脚；p i n a 4 1 原为s b o # g i 脚，现定义为保留引脚。系统板的设计者必须使所有保留引脚的连接断开。 6 6 m h z 器件只能直接运行在3 3 v 信号环境中，不支持5 v 环境，这就意味着 6 6 m h z 插入卡只能安装在3 3 v 连接器上，不能安装在5 v 连接器上。6 6 m h z p c i 总线要求比3 3 m h z p c i 总线环境更少的负载和更短的线路长度。 38 1 6 4 位连接器 l _ 一l 广一 3 2 咄连接器 i 篷羹薹展 图1 - 26 4 位插入卡连接器示意图 1 4p c i 接口控制器的实现 一般的器件不能与p c i 接口直接连接，必须通过遵循p c i 协议的p c i 接口控制 芯片。实现p c i 接口的有效方案有2 种：可编程逻辑器件和专用接1 2 1 芯片。 1 、利用p l d 实现p c i 接口控制 目前，x i n l i n x 、a l t e r a 等公司推出的f p g a 系列器件，均与p c i 规范完全 一致，可以应用于各类p c i 接口设计。其特点是不受所需实现的插卡功能限制，设 计灵活，首先p c i 接口可以依据插卡功能进行最优化，而不必实现所有的p c i 功 第l o 页 国防科学技术大学研究生院学位论文 能，节约逻辑资源，其次可将p c i 插卡上的其他用户逻辑与p c i 接口逻辑集成在一 个芯片上，实现紧凑的系统设计，再者当升级时，只需对可编程器件重新进行逻辑 设计，而无需更新p c b 版图。但是这种方法难度大，风险大，开发周期较长，小批 量使用时成本较高。由于本课题任务时间紧迫，所以没有采用此方法。 2 、专用接口芯片实现p c i 接口控制 专用芯片可实现完整的p c i 主控模块和从设备模块功能，将复杂的p c i 总线接 口转换为相对简单的用户接口，在上市前，产品已经进行了严格的测试，用户只要 设计转换后的总线接口即可。这样，用户可以将精力集中到应用设计，而不是调试 p c i 总线接口，明显地缩短开发时间。专用芯片放置于系统或插卡特定功能与p c i 总线之间，提供传递数据和控制信号的接口电路。这是一种能解决设计难点的有效 方法。但前提是这种芯片必须具有较低的成本和通用性，而不只限于插卡一侧的特 定处理器总线；能够优化数据传输，提供内部配置空间、f i f o ( 用于猝发传输) 等 等。目前有一些厂家提供这类芯片，如a m c c 开发的主从控制接口芯片 $ 5 9 3 0 3 3 ，c p r e s ss e m i c o n d u c t o r 公司开发的接口芯片c y 7 c 0 9 4 4 9 p v 、以及 p l x 公司提供的p c i 9 0 5 0 9 6 5 6 系列等。 本课题采用的是第二种方案，选用了p l x 公司开发的p c i9 6 5 66 6 m h z 6 4 位 p c i 总线控制器。在下一章将对p c i9 6 5 6 性能、操作方式、使用方法进行比较详细 地介绍。 第1 1 页 国防科学技术大学研究生院学位论文 第二章p c i 总线控制器p c i9 6 5 6 简介 随着p c i 彳；断演化以满足业界领先系统不断增加的i o 需求，p l x 也在不懈地 努力，以提供业界领先、高性能的p c ii o 加速器解决方案。p c i9 6 5 6 芯片基于业 界领先的p c i9 0 5 4 架构，提供了多种增强功能，可满足当今电信、联网和i 0 适配 器设计的需要。 2 1 1p c i 9 6 5 6 性能 2 1p c i9 6 5 6 总线控制器简介 p c i9 6 5 6 是p l x 公司生产的目前最高性能的p c i 接口控制器，它提供灵活的连 接性和高性能的i o 加速器特性，用于业界领先的p c i 、c o m p a c t p c i 和嵌入式主机 设计。它具有6 4 位、6 6 m h zp c i 性能，符合p c iv 2 2 ，采用数据流水线架构( d a t a p i p ea r c h i t e c t u r e l m ) 技术，功能强、使用灵活，实现最大p c i 带宽。p c i9 6 5 6 可设计 连接m o t o r o l ap o w e r q u i c c 以及具有通用3 2 位、6 6 m h z 局域总线模式。设计者可 将芯片3 2 位、6 6 m h z 局部总线与各类高速设备，从处理器到d s p 、存储器、自定 义a s i c 和f p g a 连接，通过p c i9 6 5 6 数据流水线架构技术使其局部侧连接设备具 有高速、6 4 位、6 6 m h z 的p c i i o 性能。 第1 2 页 国防科学技术大学研究生院学位论文 2 1 2p c i9 6 5 6 引脚说明 p c i9 6 5 6 的引脚根据功能分为六类：p c i 系统总线接口引脚、j t a g 边界扫描引 脚、c o m p a c t p c i 热切换功能引脚、系统引脚、串行e e p r o m 接口引脚、电源和 地。 1 、p c i 系统总线接口引脚 这部分引脚在各类芯片中也大致相同，但由于p c i 9 6 5 6 时较高性能的6 4 位传输 寻址芯片，所以这部分中，引入了6 4 位扩展信号一一a d 6 3 ：3 2 、c b e # 7 ：4 、 p a r 6 4 # 、r e q 6 4 # 、a c k 6 4 # 。 2 、系统引脚 i d d q e n 拌提供p c i9 6 5 6 的d 3 c o l d 电源管理逻辑的电源状态，对于所有普 通操作，该引脚应直接接3 3 v ，对于i d d q 测试，该引脚应接地；m o d e i ：o 卜一 这是p c i 9 6 5 6 的总线操作模式选择引脚，选择情况见下表：h o s t e n 群当有效 时，p c i 9 6 5 6 被指定为主桥，无效时，被设置成扩展桥。 m o d e0m o d e l 总线模式 l1m o0c l0j o1 保留 3 、串行e e p r o m 接口引脚 e e c s 一一串行e e p r o m 片选；e e d i e e d o 一一串行e e p r o m 数据输入输 出：e e s k 串行数据时钟。 4 、电源和地 2 5 v a u x 在d 3 c o l d 状态时，给电源管理时间逻辑输出2 5 v ，对于电源管理 系统，直接与c a r d v a u x 相连，否则，直接与2 5 v 电源连接；c a r dv a l l ) ( 在 d 3 c o l d 状态时，给电源管理时间逻辑输出3 3 v ，如果没有电源管理系统，则直接与 3 3 v 电源相接：p r e s e n td e t 如果该位置1 ，则表明当前3 3 v a u x 电源有效且 d 3 e o l d 状态时的p m e # 数值为有效，如果该位置0 ，则表明以上情况无效，当没有 电源管理系统时，该引脚直接接地。 “ 5 、局部总线引脚功能 本课题设计实际用到的是c 模式局部总线，以下是对这一模式下引脚输出介 绍。 a d s # ： ( 输入出) 地址有效信号，指示当前有效地址及开始一个新的传输，在 总线传输的第一个时钟置位； b i g e n d # ( 输入) 字节排列属性传输，在多字节并行传输中有两种字节排序 方式b i ge n d i a n ( 即排序在前字节在传输组合中占据高位) 方式和l i t t l ee n d i a n ( & 排序在后字节在传输组合中占据高位) 方式。当此信号有效时，表明采用b i ge n d i a n 第1 3 页 国防科学技术大学研究生院学位论文 的传输方法。这个信号在直接主控传输或配置寄存器读写时的地址周期有效。也可 通过配置寄存器来设置次属性； b l a s t # ： ( 输入出) 由当前局部总线主控者驱动，表明当前传输是最后一个 总线传输； b r e q 0 ：( 输出) 当一个直接从设备p c i 局部总线的传输在进行时，由 p c i 9 6 5 6 发出总线申请。可与外部逻辑一起来向局部总线主控表明一次反馈操作， 可通过写配置寄存器来改变该信号； b r e q i # ：( 输入) 表示局部总线主控设备申请总线使用权，也可通过写配置寄 存器来改变该项，当进行一个d m a 传输时，p c i9 6 5 6 接收到该信号后，将释放总 线： b t e r m # ： ( 输入出) 作为p c i 9 6 5 6 的输入时，有效时猝发传输终止；该信号 可作为准备好输入来引起一个新的地址周期，可与p c i 9 6 5 6 可编程等待状态产生器 配和使用。只当等待状态计数器到0 时，该信号才被采样。作为p c i 9 6 5 6 的输出 时，当该引脚有效时，与r e a d y # 合用，猝发传送时要求一个中断，并开始一个新 的地址周期( 只能在p c i 异常中断时使用) ；该信号比“i 也a d y 拌”设置更强硬。 c c s # ：( 输入) 配置寄存器选择信号。当其置低时，表示p c i 9 6 5 6 内部寄存器 被选中。 d