（微电子学与固体电子学专业论文）8位高速折叠内插ad转换器的设计.pdf

摘要 摘要 随着a d 转换器的应用越来越广泛，高速a d 转换器的研究越来越受到重视。 在众多a d 转换器电路结构中，折叠内插结构具有高速、低功耗、面积小及易与 数字工艺兼容等优点。本论文对用于无线局域网的8 位、2 0 0 m s s 转换速率的折 叠内插a ，d 转换器进行了设计。 所设计的8 位折叠内插a d 转换器的总体结构分粗量化和细量化两部分。粗 量化器采用f l a s h 结构产生高4 位，细量化采用两级折叠内插结构产生低4 位。 论文详细分析了折叠内插a d 转换器的各个组成模块，并对各个模块进行了电路 级设计与优化，包括采样保持电路、预放大器、折叠内插电路、比较器、差分基 准产生电路、时钟产生电路、编码电路、数字校正与同步输出电路等。仿真结果 表明，各个单元电路均满足了系统性能的要求。 采用s f l c0 1 8 岬i p 6 mc m o si 艺，对所设计的高速a d 转换器进行了版 图设计，并进行了仿真验证。静态特性仿真结果表明，所设计的a d 转换器没有 失码，微分非线性误差( d n l ) 的最大值为0 5 1 l s b ，积分非线性误差( i n l ) 的最大 值为o 8 3 l s b 。动态特性仿真结果表明，在2 0 0 m h z 采样频率下，a d 转换器的 最小的有效位数可以达到6 5 8 位，最大有效位数为7 3 l 位。 关键词：高速a d 转换器折叠内插全差分采样保持电路比较器 a b s t r a c t a b s t r a c t w t l lt h ew i d eu s eo fh i g h s p e e da n a l o g - t o - d i g i t a ic o n v e r t e r s ( a d c ) ，r e s e a r c ho f t l i 曲- s p e e da d c sb e c o m e s m o r ea n dm o r ei m p o r t a n t a m o n gv a r i o u sa d cs t r u c t u r e s ， f o l d i n ga n di n t e r p o l a t i n ga d ch a st h ea d v a n t a g e so fh i g h s p e e d , l o w - p o w e r , s m a l l c h i pa r e aa n de a s i n e s st ob ec o m p a t i b l ew i 也d i g i u ap r o c e s s e t c t h i sd i s s e r t a t i o n f o c u s e so nt h ed e s i g no fa n8 - b i t2 0 0 m s ss a m p l i n gr a t ef o l d i n ga n di n t e r p o l a t i n g a d c i nt h ep a p e r , t h es t r u c t u r eo ft h ea d ci sd i v i d e di n t ot w o p a r t s o n ei sa 4 一b i tf i n e q u a n t i z a t i o nw i lt w o s t a g ec a s c a d ef o l d i n ga n di n t e r p o l a t i n gs t r u c t u r e n l eo t h e ri sa 4 - b i tc o a r s eq u a n t i z a t i o nw i mf l a s hs t r u c t u r e t h ed e s i g nc o n s i d e r a t i o n so ff o l d i n ga n d i n t e r p o l a t i n ga d c sm a i nb l o c k sa l ed i s c u s s e di nd e t a i l a n dt h ec i r c u i t sa r ea l s o d e s i g n e d ，s u c ha sf o l d i n gp r e p r o c e s s ，i n t e r p o l a t i o nn e t w o r k , o f f s e ta v e r a g i n gt e c h n i q u e ， s a m p l e a n d - h o l dc i r c u i t ，c o m p a r a t o r , d i f f e r e n t i a lr e f e r e n c ev o l t a g eg e n e r a t o ra n d d i g i t a le r r o rc o r r e c t i o n , a n de t c a l lt h ek e yc i r c u i t sc a ns a t i s f yt h ep e r f o r m a n c e r e q u i r e m e n t s n ea d cd e s i g n e di n t h i sp a p e ri si m p l e m e n t e di ns m i co 18 r m a1p 6 mc m o s p r o c e s s s i m u l a t i o nr e s u l t ss h o wt h a tt h e r ei s1 1 0m i s s i n g - c o d e n em a x i m u md n li s o 51l s b ，a n dt h em a x i m u mi n li s0 8 3 l s b a t2 0 0 m h zs a m p l i n gf r e q u e n c y , t h e m a x i m u me f f e c t i v en u m b e ro fb i t s ( e n o b ) i s7 31b i t s ，a n dt h em i n i m u me f f e c t i v e n u m b e ro f b i t si s6 5 8b i t s k e yw o r d s ：h i g h s p e e da n a l o g t o d i g i t a lc o n v e r t e bf o l d i n ga n di n t e r p o l a t i n g , f u l l y d i f f e r e n t i a l ，s a m p l e a n d h o l d ，c o m p a r a t o r 创新性声明 本人声明所呈交的论文是我个人在导师的指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容外，论文中不 包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中作了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切责任。 本人签名：墨兰盗 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位器件论文工作的知识产权单位属西安电子科技大学。本人保证毕 业离校后，发表论文或使用论文工作成果事署名单位仍然为西安电子科技大学。 学校有全保留送交论文的复印件，允许查阅和借阅论文；学校有权公布论文的全 部或者部分内容，可以允许影印、缩印或者其他复制手段保留论文。( 保留的论文 在解密后遵守次规定) 本学位论文属于保密在年解密后适用本授权书。 本人签名： 导师签名： 日期： 丝竺：竺： 1 7 1 垮1 ：2 璺丝哆一一 第四章折叠内插a d 转换器的电路实现 3 7 还需要考虑采样电容的取值会对电路的信噪比产生直接的影响。采样电容 越大，热噪声越小则s n r 越大。然而当采样电容增大到一定程度时，对信噪比 的改善将十分有限，反而会使电路的功耗增大，速度变慢。因此，采样电容值大 小的选取应该折衷考虑速度、s n r 和功耗三方面的影响。考虑采样保持电路对 s n r 的影响，以及整个系统的性能要求电容c 00 6 5 p f 。 由前面的分析知采样保持电路存在着沟道电荷注入等效应，如果电容取值 过小，那么系统的精度将会受到影响。综上分析，适当将采样电容值取的大一些， 这样就可以在不影响速度的情况下，获得比较高的精度。所以，取采样电容值为 07 p f 。 4 14 仿真结果 采样频率为2 0 0 m h z ，输入信号是频率为2 0 m h z 的正弦信号经过采样保 持电路后的输出电路波形如图4 9 所示。仿真结果表明，采样保持电路的性能完 全满足设计要求。 一1 自喘r = i 靠- 一 幽4 9 采样保持电路仿真波形 4 2 比较器 比较器是一个可以比较两个输入模拟信号并由此产生一个二进制输出的电 路。比较器1 的性能决定了整个a d 转换器的性能，对整个a d 转换器的速度、 精度和功耗都有至关重要的影响。因此a d 转换嚣中比较器的设计很关键，本 节将详细介绍比较器的基本原理、性能指标、设计过程等。 一 8 位高速折叠内插a d 转换器的设计 4 2 1 比较器的特性 比较器的特性主要分为静态特性和动态特性。 静态特性主要包括比较器的增益、失调电压、输入共模范围。理想比较器的 增益为无穷大，其理想传输曲线如图4 1 0 ( a ) 所示，比较器输出高低电平之间的转 换为理想的。在实际情况下比较器的增益不可能是无限大的，定义增益a v 为 彳1 ，：= v o 一- v o 正 ( 4 9 ) 一 其中，v 和v i l 分别是输出达到v o h 和v o l 时，比较器的差分输入电压，也 就是比较器所能分辨的最小电压，并定义为比较器的分辨率。分辨率决定了要使 比较器的输出发生跳变所需要的最小输入电压，比如参考电压为1 v ，位数为8 b i t ， 则此时比较器至少要能分辨3 9 m y 的电压。有限增益比较器的传输曲线如图 4 1 0 ( b ) 所示，增益a v 越大，则分辨率越高，传输曲线越接近理想传输特性。 ji o v 一 一 v i 级 v i 。 v i l虞二 l y v i h 正， ( a ) 比较器的理想传输曲线 ( b ) 有限增益比较器的传输曲线 图4 1 0 传输曲线 失调电压是指当输入差值达到某个电压值v o s 时输出才发生变化。理想的比 较器在差分输入跨越0 的时候，输出发生改变。如果直到输入的差分电压到v o s 时输出才发生改变，这个电压v o s 就称为输入失调电压，如图4 1 1 所示。 v ji o 旷 i v - n 试， l ， 图4 1 l 包含输入失调的比较器的传输曲线 输入共模范围( i c m r ) ，就是指保证比较器能正常工作的输入共模电压的范 围，通常要求比较器所有的m o s 管工作在饱和区。如果输入信号超出这个范围， 将会导致部分管子工作在线性区或截止区，比较器不能正常工作。 比较器的动态特性的主要参数是比较器的响应时间。从比较器的输入电压差 值达到其输出翻转的阈值时刻起，到比较器稳定输出的时刻为止，这两个时刻的 间隔称为比较器的响应时间。这是限制a d 转换器转换速率的一个重要参数。比 第四章折叠内插a d 转换器的电路实现 3 9 较器的响应时间与输入信号的幅度有很大的关系，较大的输入将会使响应时间缩 短。锁存比较器的响应时间主要包括比较器的恢复时间和锁存器的再生放大时间， 因此要使比较器能够在高速下工作，必须尽可能地减小这两个参数。 4 2 2 比较器的设计 高速比较器应该尽可能降低其传输延时，为了达到这个目的，采用前置预放 大器使待比较的电压差变化足够大后，再将其输入到比较锁存器上。前级电路， 重要的参数是带宽，高带宽可以使放大信号的延时较小，将放大的信号迅速传至 下一级；后级电路，重要的是具有高摆率，这样才能输出电压上升或下降的足够 快。 v i 图4 1 2 高速比较器的结构 k 展存器 彳 f 一 n 滴茬放夫器 v o u t l lt 2 图4 13 前置放大器和锁存器的阶跃响应 因此，一般采用如图4 1 2 所示的结构，具有负指数响应的前置放大器电路和 具有正指数响应的锁存器电路构成。其阶跃响应如图4 1 3 所示，输入电压经前置 放大器后不足以达到要求的输出电压值。在时间t l 期间，前置放大器将输入电压 放大到v x ，然后加到锁存器的输入端，在时间t 2 期间，达到要求的输出电压值， 总的响应时间为t l + t 2 。如果比较器只包含前置放大器，良口使提高增益使其输出可 以达到v o h ，但从v o l 到v o h 的转换时间将远大于t l + t 2 。如果只有锁存器，当输 入电压较小时，锁存器将需要比t l + t 2 更多的时间来完成输出状态的改变。因此， 采用两者的组合结构以提高工作速度，协调增益与带宽；同时前置放大器可以很 好的避免了锁存器的k i c k b a c k 噪声。 比较器的设计中还需要考虑输入失调电压。恰当的设计可以消除系统失调， 8 位高速折叠内插a d 转换器的设计 但随机失调仍然存在不可预测性，因此需要采用一定的技术来消除失调。m o s 技术中的失调消除技术可以去除大部分输入失调的影响，m o s 晶体管的输入电阻 近似于无穷大，这一特性使得可以在晶体管的栅极长期存储电压，这样失调电压 可以测量并储存在电容中，然后与输入相加得以消除。 本文所设计的比较器采用两级预放大电路和动态锁存器构成。 其中第一级的预放大电路同时起到失调抵消作用。第一级的带失调抵消的预 放大电路如图4 1 4 所示。 v 踟 v n 图4 1 4 带失调抵消的前置预放大电路 同时，第一级带失调抵消的前置放大器的输出也作为细量化中折叠电路的输 入。在折叠电路之前，采样保持的信号通过一个带失调抵消前置放大器，可以降 低对后面折叠器的线性度的要求。 如图4 1 4 所示的前置预放大电路，通过电容把前后级的电路隔离，这样可以 方便的采用失调消除技术。当2 为高电平，从采样保持电路输出的差分信号v s h 、 v s h b ，分别采样到电容c l 、c 2 的一端，电容的另一端接共模电平v c m ，前置放大 器的失调电压储存在电容c 3 、c 4 中。3 为高电平期间，把输出端复位，失调电 压消除掉了。在l 为高电平期间，进行正常的放大，第r 1 个基准电压v r n 和v 髓n 分别加到电容c l 、c 2 的一端，只有输入信号和基准电压的差值被放大了，所以得 到的输出信号消除了失调电压，随后输入到第一级折叠电路。 考虑l v 帅的输入信号，折叠失调电压约为1 0 m y ，为达到超过8 位的精度， 前置放大器的增益约为5 。前置放大器的增益越高，折叠器的失调电压消除的越 多，但是前置放大器的线性度会降低。通过加d u m m y 前置放大器，以及各前置 放大器的输出通过电阻平均技术，可以减轻因各前置放大器的不匹配所产生的非 线性。 前置放大器的交流仿真结果如图4 1 5 所示，交流仿真结果，增益约为4 7 倍 左右，带宽达到1 4 8 g h z ，完全满足设计要求。 第四章折叠内插a d 转换器的电路实现 4 1 h m 图4 1 5 前置放大器交流仿真 第二级预放大电路采用简单的差分输入结构。如图4 1 6 所示，直流开环增益 为5 1 ，单位增益带宽4 9 5 m h z 。 j 。产业 业生亚j 生 囊i 图4 1 6 第二级预放大电路 图4 1 7 第二级预放大电路的交流仿真 最后一级是锁存器级，锁存器采用低功耗的动态锁存结构，如图4 1 8 所示， m 1 、m 2 为输入管，用于接受前置放大器的输出信号，m 3 m 6 组成交叉耦合的 锁存结构，m 0 、m 7 m 1 0 为时钟控制开关，用于控制比较器的工作状态和初始 化电平。当时钟处于低电平时，比较器停止工作，m 0 关断，锁存器两条支路电 4 2 8 位高速折叠内插a d 转换器的设计 流为零，m 7 m 1 0 开关开启，锁存器输出被钳位至高电平，可以看出，整个锁存 器在不工作时处于零功耗状态。当时钟处于高电平时比较器启动工作，m 0 闭合， m 7 m 1 0 关断，由m 1 、m 2 栅极电压的不同导致两条支路的电流差异，交叉耦合 锁存结构利用正反馈快速建立电压，达到最终状态。 图4 1 8 动态比较器 为了提高锁存器的建立时间和驱动能力，在锁存器输出端接反相缓冲器。为 了节省动态功耗，在满足设计要求的同时尽量缩小m o s 管尺寸。 比较器的瞬态仿真，如图4 1 9 所示。比较器输入电压为l m v 的正弦信号， o u t c 和o u t t 为输出电压。由仿真图可知，当输入电压d e l t a 大于零，且时钟 信号有效时，输出电压为高；反之，当输入电压d e l t a 小于零，时钟信号有效时， 输出电压为低。 i_ 图4 1 9 比较器的瞬态仿真 4 3 差分基准电压产生电路 通过外加的一个基准电压实现电路所需要的差分基准e g 压, 1 2 5 1 ，基准源电路主 要由单位增益放大器、全差分运算放大器、反馈电阻及传输门组成。 该基准电路主要利用反馈和电阻分压来产生r e f t 和r e f b ，再通过一个缓 第四章折叠内插a d 转换器的电路实现 4 3 冲放大器分别输出给r e f t o p 和r e f b o t 。电路结构如图4 2 0 所示。 ll i = | 图4 2 0 差分基准电压产生电路 1 ) 单位增益放大器 同相增益放大器如图4 2 l 所示，同相端接输入，反向端与输出短接，采用p 管作为差动管，对噪声的抑制比较好。i n i 输入为0 8 7 v 电压信号，i n 2 和o u t 短接，构成单位增益跟随器。 f n 2 ) 全差分运算放大器 图4 2 l 单位增益缓冲器 图4 2 2 全差分运算放大器 8 位高速折叠内插a d 转换器的设计 该运算放大器为两级运放，如图4 2 2 所示。第一级采用的是以p 管为差动输 入放大管，采用的是有源负载。第二级采用的是以n 管为放大管的共源高增益级， r e f c 2 和r e f t 2 为差动输出端。v c m f b 为共模反馈电压，c m ( 0 9 v ) 为输出共模 电平，利用电阻( 这两个电阻的阻值比运放的输出阻抗大很多，以避免开环增益 降低太多) 来检测输出共模电平( c m ) ，左边的电路就是利用v c m f b 把c m 和c m 的误差送回放大器的偏置网络。电路稳定后，c m 和c m 的值近乎相等。 3 ) 输出缓冲放大器 图4 2 3 输出缓冲器 缓冲放大器采用两级结构，如图4 2 3 所示。第一级为差动输入端，第二级为 共源放大级。电阻和电容为频率补偿，从而可以提供较大的相位裕度，也可以控 制零点的位置。 4 ) 仿真结果如图4 2 4 所示，r e f b o t 为0 5 0 6 v ，r e f t o p 为1 2 9 3 v ，满足 设计要求。 图4 2 4 差分基准电压产生电路的输出 第四章折叠内插a d 转换器的电路实现 4 5 4 4 折叠内插电路 前面已经详细探讨了折叠技术、内插技术，本节将阐述本论文所设计的折叠 内插电路。 4 4 1 折叠电路的设计 折叠电路采用全差分输入的折叠电路，第一级折叠电路如图4 2 5 ( a ) 所示，折 叠电路的原理在上一章中详细讨论过了。 折叠电路的输出共模电压受电源电压和负载电阻变化的影响明显，增益也与 电阻直接相关2 6 1 。在标准c m o s 工艺中，电阻受工艺偏差所产生影响很大，会导 致输出共模电压和增益产生很大的波动。考虑电源噪声，共模输出电压的波动范 围更大，这样对后级内插电路、折叠电路、比较器的设计要求更苛刻。为了解决 上述问题，在实际使用的折叠电路中，采用的负载电路如图4 2 5 ( b ) 所示，用m o s 管完全代替电阻来实现电流到电压的转换。等效的阻抗为： 足：生一 ( 4 1 0 ) g m l 一g m 3 而折叠器的增益为： r ， a v = g m r = 竺 卫一 ( 4 1 1 ) g m l g m 3 折叠器的增益只需要通过调节m o s 管的宽长比，可以降低匹配误差，能得 到一个比较精确的增益值。 ( a ) 8 位高速折叠内插a d 转换器的设计 v d d a ( b ) 图4 2 5 ( a ) f = 3 的全差分折叠器放大器( b ) 负载等效阻抗 第二级折叠电路也是实现折叠率f = 3 的折叠，其电路结构与第一级的折叠电 路类似，这里不详细介绍了。 两级折叠电路之间加入了缓冲器，提高第一级折叠电路的输出驱动能力，避 免后级折叠电路对前级电路产生干扰。本论文设计了一个全差分缓冲器，其结构 如图4 2 6 所示。该缓冲器采用锁存器结构，提高响应速度，使缓冲输出能很快稳 定下来。 v i v o n 图4 2 6 全差分缓冲器的结构以及电路实现 折叠器的功能仿真： 瞬态仿真如图4 2 7 所示，输入信号为三对差分信号，相位正好相差6 0 。，折 叠输出信号正好在每一个过零点处发生折叠，实现了折叠率f = 3 的折叠。 ：v t ( n n 3 - ) t n i n tr l p o n ” ，-，：v t ( “a n p 3 ”) ；v 兰区2 q 似一 逆箧鳌q 硷一 d d1 0 u2 a j5 执j t i m ( s 图4 2 7 全差分折叠器的仿真 第四章折叠内插a d 转换器的电路实现 4 7 交流仿真如图4 2 8 所示，折叠器直流增益为5 2 4 2 ，3 d b 带宽为1 1 6 4 g h z ， 完全满足设计要求。 4 4 2 内插电阻网络 m fh 2 、 图4 2 8 折叠器的交流仿真 折叠a d 转换器采用内插技术来获得更多的折叠信号，以减小所需折叠器的 数目，进而减小芯片的面积和功耗。本论文采用电阻内插技术，为了不影响折叠 放大器的增益，内插电阻的阻值应该尽量小。采用环形平均网络，来解决边界处 电阻平均网络的对称性问题，即通过把第一个和最后一个折叠放大器的输出进行 内插，采用了交叉连接的方法，以获得良好的边界效应。 图4 2 9 是环形电阻网络的示意图，采用环形电阻网络来实现内插，消除了边 界效应，每个内插信号的处于同等外部环境中，保证了内插误差最小化。 图4 2 9 内插网络 8 位高速折叠内插a d 转换器的设计 4 5 数字电路部分 数字电路部分包括，时钟产生电路、编码电路、数字校正电路以及同步输出 电路。 4 5 1 时钟产生电路 时钟电路主要是由简单的逻辑电路，如反相器，二输入的与非门和或非门等 组成，利用反相器中管子尺寸的不同实现不同的延时，从而用一个输入时钟实现 了电路所需要的不同的时钟控制信号。时钟产生电路如图4 3 0 所示。 以简单的反相器为例来说明延时问题。 反相器延迟的计算，和分别为反相器输入脉冲信号的最大值和最小值。 ，为下降时间，r ，为上升时间，7 p 平均延迟时间，t 、f ，分别是n 管和p 管的时 间常数，l 删为管子漏端电容。具体的计算公式如下： k = 屹+ o 9 ( 一圪)= 圪+ o 1 ( 一圪) 铲矗 f p = 面l 巧( 手) p ( 一) 伊。 扬札 掣一， f ，= o 【“ 华一 i j j ( 4 1 2 ) ( 4 1 3 ) ( 4 1 4 ) ( 4 - 1 5 ) 第四章折叠内插a d 转换器的电路实现 4 9 图4 3 0 时钟产生电路 平均延迟时f b - i ： f ，= 三( 。+ 。) 其中0 和f 为平均下降时间和平均上升时间。 ( 4 1 6 ) 通过控制p m o s 和n m o s 的宽长比，来达到对延时的准确控制，得到所需 要的时钟控制信号。时钟产生电路的原理如图4 3 0 所示： 仿真结果： q 1 、q 1 b 、q 1 p b 、q 2 、q 2 b 、q 2 p b 的仿真波形如图4 3 l 。 图4 3 l 时钟波形1 ( 2 ) a q l 、a q l b 、a q i p 、a q l p b 、a q 2 、a q 2 b 、a q 2 p b 、q 1 d 、q 1 d b 、 q 2 d 、q 2 d b 、q 3 的仿真波形如图4 3 2 。 8 位高速折叠内插a i d 转换器的设计 一蠹：f 山岫山必叫珊j l l 山山刚| j 一蠢耻：叫u 山i j 山删必隧l j l i u 叫u u 隧l n 一毫哪0 0 1 0 0 0 0 0 0 0 肿呷0 1 0 0 0 衄0 l f o f 一灏时褥弼弧册砌j 删肼嘲眦 r 啊 ；w _ 一l 一 nl - - j j k ，- _ - _ - - - _ _ _ - 三一兰。r 。n 痖 2 r 置nr 鳓l a l - , 幽豳登 美二 三一：1 g o 二l i | j 曲面砥孤i 删唧| j l j 删1 0 口l j 0 i _ p 1 - 一二，：，。二一一一一一，。一r 一一， 三一 ，：；il !曩5 ! + ： 三黾匣啦= l 区避：题豳噬塑l 班 三兰i 。一l l l j l liiiiub i i i j i i i i i i i i il f l j l l l l 三- 啪：1 p - ，m m 图4 3 2 时钟波形2 ( 3 ) s q l 、s q i b 、s q l p 、s q l p b 、s q 2 、s q 2 b 、s q 2 p 、s q 2 p b 的波形如图 4 3 2 。 图4 3 3 时钟波形3 4 5 2 编码电路 将比较器输出得到的一组信号，通过一组与门单元可以得到一组独热码编码 的信号，再通过r o m 编码，实现将独热码到8 4 2 1 二进制码的转换。 表4 2 编码对应关系 独热码二进制码 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 1 00 1 0 0 0 0 0 1 0 00 1 1 0 0 0 1 0 0 0l o o 0 0 l 0 0 0 0 l o l 0 1 0 0 0 0 0 l l o 1 0 0 0 0 0 0l l l 译码可以通过逻辑门直接译码实现，还可以通过r o m 查表来实现。采用逻辑 第四章折叠内插a d 转换器的电路实现 5 l 门实现的译码可以方便的采取流水操作结构，从而降低比较器的误码率。 d 2d l d o ( a ) 比较器输出产生独热码( b ) r o m 译码电路 图4 3 4 编码电路工作原理 然而，对于6 位分辨率以上的a d 转换器，采用逻辑门直接译码时，由于输 入信号在芯片上的布局很不规则，所以信号线的寄生电容值很大，译码电路占用 的芯片面积也较大。而采用r o m 查表实现的译码，结构规则，r o m 的地址译码 只需用到邻近的比较器的输出，所以结构紧凑，布线面积小，引线的寄生电容也 小。在本文中，采用n o r 结构的r o m 译码，电路原理如图4 3 4 所示。 比较器经过编码产生独热码，作为r o m 的行输入信号，某一时刻有且仅有 一个行输入为高电平，其余的输入都为低电平。行输入为高电平的那一行被选中， 输出值为对应的r o m 中存储的二进制值，完成了8 位的独热码到3 位二进制输 出的转换。 4 5 3 数字校正和同步输出电路 由于粗量化和细量化分别独立并行处理得到的，两个量化器之间任何的失调 或延时都可能造成高低位存在不可避免的误差。为了解决上述问题，先通过数字 校正电路将粗量化经校正后输出，再通过位同步电路将高低位的同步输出。 下面简单介绍校正电路的原理，假设细量化输出的信号正确，只需要校正粗 量化的信号。细量化输出四位码，同时还有一个校正码s u b 0 ，通过校正码来校 正粗量化输出码。细量化产生的校正位与粗量化的最低位奇偶一致时，不用校正 直接输出；奇偶性不一致时，把粗量化码减l 后作为粗量化的校正输出。粗量化 减l 就是把粗量化改变其奇偶性，校正到与校正码的一致。 同步输出的原理，考虑到需要确认上溢、下溢、满幅信号，同步电路采用带 清零和置位的c z m o s 电路，电路如图4 3 5 所示。 5 2 8 位高速折叠内插a d 转换器的设计 图4 3 5 同步输出电路 原理：当r = 0 ，s = 0 时，为上溢出状态，输出置l ；当r = l ，s = l 时，为下溢 出状态，输出置o ；当r = 0 ，s = i 时，输入为正常范围的信号，正常输出编码； 当r = i ，s = 0 时，正常情况下不会出现这种状态。 4 6 本章小结 本章详细介绍了折叠内插a d 转换器中各个模块的电路设计方法，包括采样 保持电路、差分基准电压产生电路、折叠内插电路、比较器、编码电路、误差校 正与同步输出电路等，并对关键模块进行电路设计和性能验证。 第五章电路整体仿真及版幽设计 第五章电路整体仿真及版图设计 前面章节对折叠内插a 巾转换器的各个组成模块，进行了具体的电路设计与 优化，从仿真结果看各模块均能满足本论文的设计要求。本章将从整体上验证 所设计的高速折叠内插d 转换器的性能，并给出具体的版图设计考虑。 5 1 整体电路仿真 本小节将从整体上验证所设计的高速折叠内插加转换器的性能是否满足设 计指标的要求。 选择斜坡差分信号作为输入，来验证所设计的高速加转换器是否能够进行 正常的转换，即是否失码、数字输出是否能够从0 0 0 0 0 0 0 0 变化到1 1 1 1 1 1 1 1 。 图5 1 是所设计的高速折叠内插a d 转换器在斜坡差分输入时的电路仿真波 形。输入电压i n n 从o 6 5 v 线性变化到1 1 5 v ，而i n p 则从1 1 5 v 线性变化到 06 5 v 它们之间的差值变化范围为( 05 v ，05 v ) ，也就是a d 转换器的8 位输 出编码对应的模拟信号的输入范围。那么，当( i n p - - i n n ) = 05 v 时对应的数 字输出为“1 1 1 1 1 1 1 1 ”：当( i n p i n n ) = 一o 5 v 时对应的数字输出为“0 0 0 0 0 0 0 0 ”； 如果输入信号超出- - 05 加5 v 。则溢出标志信号为l 。从仿真波形可以看出，高 速折叠内插a d 转换器能够对整个输入范围内的模拟信号进行转换，输出的8 位 数字量没有失码。 ；：i 二：= = = 二= 二= ；嚣芒竺兰= = = = ： i 一嚣黼i b 田珊衄皿哑岫岫l 衄衄咖岫咖田i 皿衄衄哪咖衄i 叫i 哑 ；一篡商 f 6 j 商池咖咖咖0 咖咖d 咖衄山m 叫。咖衄咖咖 ：一：i 面i 曲叩口口口口口口口口口凹皿叫口叫叩口 兰撼( ! j ：苗! 口口口口口口口口口口口口 i 一= ( ：王置口口口口口口 ! ：基( = ：，亡二 口口 ：一：( ：竺：! 二= = = ! 一铆：= ! 一一护_ = = 二； 圈5 1 斜坡差分输八时的数字输出 8 位高速折叠内插a d 转换器的设计 5 2 静态参数和动态参数测试 a d 转换器的两个很重要的静态参数是积分非线性i n l 和微分非线性d n l 。 通常采用码密度法进行1 2 7 】测量，有两种测量方法，线性斜坡直方图法和正弦直方 图法。下面分别具体介绍。 线性斜坡直方图测试方法：a d 转换器的输入为满量程的斜坡信号，斜坡设 置的足够缓慢，使每个a d 转换器的代码都能被采样多次，如图5 2 所示。每个 代码采样个数的比例直接决定于这个代码的宽度。将每个代码出现的次数画出直 方图，如图5 3 ( a ) 所示。理想a d 转换器每个代码出现的次数应该是相等的。从 直方图可以看出，每个代码出现的次数。例如，图5 3 ( a ) 中，第2 个码( o l o ) 土l 现 的次数为4 ，第4 码1 0 0 出现的次数为8 ，与图5 1 中采样点出现的次数对应。 1 1 1 1 1 0 摹1 0 1 编 码1 0 0 出0 l l 0 l o 0 0 l 0 0 0 图5 2 线性斜坡直方图测试的a d 转换器采样 排除两端代码产生的数量，定义其余代码的平均数量， h 一= 丽日o ) ( 5 - 1 ) 归一化每个代码的宽度， c o d ew i d t h ( i ) = 芒i = l ，2 ，2 一2 ( 5 - 2 ) 图5 1 中的h m 垮气4 + 8 + 5 + 8 + 5 “) 6 ：5 6 6 7 l s b ，计算归一化的代码宽度，如 表5 1 所示。第0 个和第2 川一1 个代码没有定义代码宽度，实际上，边缘代码可以 使无限宽的。 表5 1 归一化代码宽度 ic o d e l 23456 i c o d ew i d t h ( l s b )0 7 0 61 4 1 20 8 8 21 4 1 20 8 8 20 7 0 6 l 根据表5 1 ，画出归一化的代码宽度直方图如图5 3 ( b ) 所示。 第五章电路整体仿真及版图设计 l 镧 ol234567 输出代码输出代码 图5 3 ( a ) 输出代码宽度的直方图( b ) 归一化的代码宽度的直方图 知道了每个代码的宽度，就可以计算出a d 转换器的i n l 和d n l 了。根据 定义， d n l ( i ) = l s b c o d e w i d t h ( i ) - 1 i - l ，2 ，2 一2( 5 3 ) i - l i n l ( i ) = d n l ( k ) i - - l ，2 ，2 - 2 ( 5 _ 4 ) k = i 实际测试中一般采用正弦直方图法，因为产生纯的正弦波形要比产生理想的 线性斜坡容易，商用的超低失真振荡器产生正弦信号谐波失真小于9 5 d b ，精度很 高，斜坡信号的线性度很难达到此精序。还有，正弦直方图方法能更好地反映出 a d 转换器的动态特性。线性直方图技术基于静态性能测试，输入电压斜坡缓慢， 输入电平的变化仅是a d 转换器的l s b 的一个采样到下一个采样。有时需要在 更加动态的情况下测试a d 转换器，可以采用一个高频正弦波输入信号。 斜坡输入在整个a d 转换器输入范围内有一个均匀电压分布。正弦波输入的 电压分布不均匀，上下峰值处采样点多一些，这样两端代码比中间代码分布的多。 一个理想的a d 转换器的正弦直方图成澡盆形，如图5 4 所示。 图5 4 理想a d 转换器的正弦直方图 上下代码宽度远大于中间的代码宽度，可以通过直方图中输出代码的不均匀 8 位高速折叠内插a d 转换器的设计 分布，得出a d 转换器的一些有用的信思。上f 代码的采样数司以用来计算输入 信号的偏移和振幅，上下代码数的差可以计算出偏移量，代码总和可以计算出振 幅。下面详细推导： 假设a d 转换器的输入为v = v o + a s i n w t ，v o 为直流偏移电压，正弦分布的 分布函数： p ( v ) = _ 7 = 二= 焉 ( 5 - 5 ) 万么2 一( 矿一圪) 2 电压位于( v a 。v b ) 的几率为： 撇斟川半卜酊1 半 仔6 ， 当输入电压位于( 0 ，a + v o ) 时，几率为： 弓斟n 弋旷如一 哥互1 。1 豳 侉7 ， 以0 v 为中值电压，采样负电压的几率为： p n = l p p( 5 8 ) 把v o 用p p 、n n 表示出来，由式( 5 7 ) 、 ( 5 8 ) 得到： v o = 彳詈s i n ( 0 一只) ( 5 9 ) 而p p = n p n t ，p n - n n n t ，n t 为代码总数，代入式( 5 9 ) 得到 v o = 彳三s i n 忑n p - n 一( 5 - 1 0 ) 2n p n n 当输入电压位于m ，v b ) 时，p ( v a ，v b ) = h n t ，h 为电压位于m ，v b ) 采样 点的总数。而由式( 5 6 ) 可知，偏移电压为0 时： 撇斟n 。1 斗酊1 珊 侉 以上两式联立起来，等式两边同时取余弦，求得： 场= ( 静s i n ( 筹) 历订( 5 - 1 2 ) 对于一般情况： 纠和( 警) + s i n ( 警) 历再 ( 5 1 3 ) 取v t 1 = a ，( a 对应第1 个码) ，h ( i ) 此时对应电压范围( a ，v t ) ，用c h ( i ) 第五章电路整体仿真及版图设计 5 7 代替h ( i ) ，c h ( i ) 为统计的从第1 个码到第i 个码的总次数，得到： i i , , = - a c o s ( 铲) ( 5 - 1 4 ) 此时，通过下面两个式子计算出来的d n l 和i n l 就与正弦输入信号的幅值 无关了： d i d ( i ) 气v ( i + 1 ) v ( i ) ) l s b 1 ( 5 1 5 ) 2 “( i + 1 ) = ( v ( i + 1 ) v ( 1 ) ) l s b - i 或i i d ( i + 1 ) = a n ( j ) ( 5 1 6 ) j d 由定义，可以求出i n l 、d n l 的值为： i n l - - - m a x ( a b s ( i n l ) )( 5 17 ) d n l = m a x ( a b s ( d n l ) ) ( 5 18 ) 采用m a t l a b 编程实现，就可以得到a d 转换器的静态特性。图5 5 是本文设 计的a d 转换器的静态仿真结果。从图中可以看出，微分非线性误差d n l 的最 大值为0 5 1 l s b ，积分非线性误差i n l 的最大值为0 8 3 l s b ，满足设计要求。 “7 。 。 删掮h 仅，l p u 蝌- 卅v l h 嘲口 图5 5a d 转换器的静态参数仿真 5 3 动态参数测试 a d 转换器另个重要参数就是动态参数，其测试步骤如图5 5 所示。在 8 位高速折叠内插a d 转换器的设计 c a d e n c e 中，采用s p e c t r e 仿真器，待测试的a d 转换器输入为一个理想正弦信号， 得到a d 转换器的数字码输出。再将数字码输入到理想d a c 中，转换为模拟信 号，并导入到m a t l a b 中对做f f t 分析，得到a d 转换器的动态参数。 图5 6a d 转换器动态参数的测试步骤 为防止m a t l a b 处理发生频谱泄露现象【2 8 1 2 9 1 ，输入信号的频率有如下要求： f i n f c l k = p m ，f i n 为输入正弦信号的频率，f c l k 为采样时钟的频率。采样定 理要求：输入信号f i n f c l k 2 。p 为模拟输入信号的周期数，m 为采样点的总数。 为了防止频谱泄漏，要求p 、m 互质，一般取p 为奇数，m 为2 n 。另外，加窗函 数可以减小频谱泄漏的影响，本文选择h a r m i n g 窗函数。 以下是采样频率为2 0 0 m h z 时的几个典型的动态性能仿真结果： 输入信号频率为9 9 9 m h z 时，f f t 曲线如图5 7 所示。s n d r = 4 1 4 d b ， e n o b = 6 5 8 位。 副9 2 - p o i a t sf f t p l c t 弛o y ：- 4 1 j 面i“瞄矗：幽i c- 缸n 础i 岫垃t i_ j j 龇 1 1 j + i “i 岫l j - k _ ： 1 f 艘 鄹；胛 鄹_ f甲呷千e 研w 唧 ! f 甲r r 1 ， n h 埔即u f 睡g 日虻卅砑 - 旷 图5 7f i n - - 9 9 9 m h z 时，a d 转换器的f f r 频谱图 输入信号频率为4 9 9 m h z 时，f f t 曲线如图5 8 所示。s n d r = 4 4 7 9d b ， e n o b = 7 1 5 位。 输入信号频率为3 9 8 m h z 时，f f t 曲线如图5 9 所示。s n d r = 4 5 7 6 d b ， e n o b = 7 3 l 位。 曼石3lj也z 第五章电路整体仿真及版图设计 5 9 “。i 池u 蛐山- i i i jt 舢l _ 山吣。山“ l 再 。 胃f 唧 聊 邓i糯 ii 疆f wp阿 一 砰 j ；4 图5 8f i n = 4 9 9 m h z 时，a d 转换器的f f t 频谱图 图5 9f i n = 3 9 8 m h z 时，a d