（通信与信息系统专业论文）新型继电保护测试系统的研究与设计.pdf

武汉理工大学硕士学位论文 中文摘要 本论文是依托于“湖北电力公司”资助项目“新型继电保护测试系统”而 进行研究的。由此，本文提出并设计了集p c i 、u s b 、网络接口以及模拟外设等 多种功能为一身的系统综合模块。在此基础上进一步实现了系统综合模块的u s b 接口与主机通信功能。 系统综合模块在硬件实现上是以d s p 为核心处理器、以p c i 或者u s b 作为 下位机与上位机的通讯总线、通过网卡实现对网络信息的处理和传输、通过各 种模拟外围电路实现对物理装置的驱动。这样，当网络信息传递给系统综合模 块时，d s p 对以太网信息进行处理后将其发送给上位机；反之，上位机发送一 定命令给系统综合模块以后，d s p 对命令信息进行处理以后将其转换成相应的 模拟控制信号以驱动外围。 系统综合模块在软件实现上主要包括：以太网驱动程序及网络协议的d s p 开发、p c i 驱动程序和客户软件的开发、u s b 底层固件的实现、各种外围电路的 控制。本文在硬件电路实现的基础上，通过对u s b 协议分析，详细介绍了u s b 底层固件程序的与系统数据模块的实现。另外，简要介绍了前两釉软件开发的 基本过程和方法。 最后，论文总结了系统的不足之处，并指出了若干有待将来进一步解决的 问题。 关键词：d s p ，u s b ，c p l d ，固件，数据采集 武汉理工大学硕士学位论文 a b s t r a c t t h i sp a p e ri sb a s e do nap r o j e c to fd e p a r t m e n to fs o m es y s t e me n g i n e r r i n g ， a i m i n g t or e a l i z eac o m m u n i c a t i o na n dc o n t r o lb e t w e e np c c o m p u t e ra n da r t i l l e r ya t t h es a m et i m e i m p l e m e n t i o n o fi n f o r m a t i o ns h a r eo ft h en e t w o r k b ye t h e m e t i n t e r f a c e a c c o r d i n g t ot h ed e m a n do f t h ep r o j e c t ，as y s t e m i n t e g r a t i o nm o d u l e i sa d v a n c e d a n dd e i g n e dw h i c hi n c l u d ed s p , u s bi n t e r f a c e ，p c ii n t e r f a c e ，e t h e r n e ti n t e r f a c ea n d o t h e ra n a l o gc o n v e r t e ri n t e r f a c e s y s t e mi n t e g r a t i o nm o d u l el o o ku p o nd s pa s i t s c o r e ，i n t e g r a t i n g t h ep c i i n t e r f a c ea n du s bi n t e r f a c ea si t sc o m m u n i c a t i o nb u sw i t l lp cc o m p u t e r , u s i n g n e t c a r dc h i pt ot r a n s m i tt h en e t w o r ki n f o r m a t i o na f t e rp r o c e s s e da n dr e c e i v et h e n e t w o r ki n f o r m a t i o nb e f o r e p r o c e s s e d t h u s ，w h e n i n f o r m a t i o nf r o mn e t w o r k a r r i v e d ，s y s t e mi n t e g r a t i o nm o d u l ew i l lp r o c e s s t h es i g n a la n dt r a n s m i ti tt op c c o m p u t e rb y p c io ru s b ；o h t e r w i s e ，w h e np c c o m p u t e r s e n dc o m m a n dt ot h es y s t e m i n t e g r a t i o nm o d u l e ，i tp r o c e s st h ec o m m a n d a n dd r i v e rp e r i p h e r yd e v i c eb ya n a l o g c o n v e r t e r t h ei m p l e m e n t i o no ft a s ko f s y s t e mi n t e g r a t i o nm o d u l e ss o f t w a r ei n c l u d et h e d e v e l o p m e n to fe t h e r e c t d r i v e rs o f t w a r e ，p c id r i v e rs o f t w a r e ，u s bf i r m w a r ea n d o t h e r a n a l o g c o n v e r t e rs o f t w a r e t h i sa r t i l eh a sf i n i s h e dt h ew h o l eh a r d w a r ed e s i g no ft h es y s t e mi n t e g r a t i o n m o d u l e b e s i d e sa b o v eh a r d w a ed e s i g n ，w er e s e a r c ht h em e t h o do ft h er e a i l i z a f i o no f p c is o f t w a r ea n de t h e r n e ts o f t w a r e ，f u r t h e rm o r e ，t h ec o m m u n i c a t i o nb e t w e e np c c o m p u t e ra n ds y s t e mi n t e g r a t i o n m o d u l eh a sb e e nr e a l i z e db yu s bi n t e r f a c e k e y w o r d s ：d s p ，c p l d ，u s b ，f i r m w a r e ，d a t ac o l l e c t i n g i i 武汉理工大学硕士学位论文 第1 章绪论 1 1 课题背景及论文主要内容 一、课题背景 近年来，随着计算机技术、电力电子技术、通信技术、变电站自动化的发 展，单个独立的微机化( 自动化) 保护装置将逐步过渡到系统整体计算机化的 保护装置。现有的保护和测控设备相互渗透、相互融合，形成保护测控的一体 化，保护测控单元不仅具有常规的保护、遥测、遥信和遥控功能，还会集成自 动重合闸、电能质量一些参数的检测功能，甚至集成了断路器的监测功能，且 有了进一步与断路器，开关相结合、机电一体化，发展成为智能化开关，这样 就使得电力系统的规模不断扩大，系统的运行方式也越来越复杂，因此，对电 力自动化的程度提出了越来越高的要求。微机保护、故障录波器、计算机监控 系统、计算机调度自动化的广泛使用，尤其是超高压保护采用了更加复杂的算 法，大大的改善了原有的电力系统的性能。为了与电力系统自动化程度相适应， 微机性继电保护测试装罨已经成为电力系统中不可缺少的通用测试设备之一。 然而，早期的国产机电保护设备由于技术指标的低下和性能的缺陷已经无法满 足对现阶段继电保护的各方面特性进行全面测试的需要，同时也无法满足现场 使用的要求，因此，新一代的微机型保护测试系统的研制就越来越迫切的提到 议事日程上来了，这也使得生产厂家、高等院校以及科研单位的有关专业人员 要从实际应用的角度尽快的解决存在的技术问题，研制出满足要求的继电保护 测试系统。这样，我们在总结国内外多功能继电保护测试设备的基础上，进行 了通用继电保护测试系统的相关研究。 二、论文主要内容 本论文按照课题研究的要求完成了以下内容，包括： 1 从方案设计、模块接1 3 设计到原理图实现再到p c b 图的整个系统综合控 制模块的硬件设计。论文中由第一章到第三章描述。 2 在硬件电路实现的基础上，介绍了d s p 下d a 转换的实现，完成系统主 要功能。通过对u s b 协议分析，详细介绍了u s b 底层固件程序的实现。另外， 武汉理工大学硕士学位论文 简要介绍了p c i 驱动和网卡软件开发的基本过程和方法。论文中由第三章到第 五章分别描述。 1 2 系统综合控制模块功能和接口要求 依据测试系统功能包括数据采集，网络监控，以及单机现场操作的要求。 系统控制模块要求有与通信网络的接口：同时有i o 接口；为满足这种要求系 统综合控制模块应该包含以下接口： 网络接口； 串行口( r s 2 3 2 或r s 4 8 5 或r s 4 2 2 ) ： 开关量输入，开关量输出； 模拟量输入，模拟量输出； 可选配大容量存储空间( 复杂解控算法的要求) ； 可选配液晶显示器( 带触摸操作功能用于调试和功能显示用) ； 应具有光纤接口( 考虑到以后发射装置可能会采用光纤伺服系统) 。 除以上接口需要设计考虑之外，随着发射装置的不断发展，以上接口的内 容和形式应具有一定的扩展功能。 1 3 系统初期设计方案及其比较考虑 基于上述系统控制模块接口功能要求，系统的实现设计了以下三种方案。 三种方案的不同之处在于核心处理器的选用和构成上，其它部分模块的功能基 本相同，因此对此三种方案的比较着重在于核心处理器的选用和构成上。 方案1 ：t m s 3 2 0 c 2 4 x + 双口r a m + t m s 3 2 0 c 5 4 x + 接口模块，如图l 一1 所示此 方案采用双d s p 结构，其中c 2 4 x 数字信号处理器专用于所有外围电路的控制， 而c 5 4 x 数字信号处理器专用于算法的实现，两个d s p 之间的通信通过双口r a m 实现。相对于其他两种方案，其硬件功能明确，软件结构清晰，易于不同继保 算法的嵌入和升级。从系统开发难度上说是最低的；但此种方案由于涉及芯片 较多。在成本、硬件设计、调试、系统本身的稳定性方面却e e 不上下面两种方 案。 2 武汉理工大学硕士学位论文 图1 一l 系统控制模块设计方案1 方案2 ：t m s 3 2 0 c 5 4 7 t + 接口模块，如图1 2 所示 t m s 3 2 0 v c 5 4 7 1d s p 是一款融合d s p 、a r m 、网卡控制芯片为一体的处理器芯 片。因此，相对于其它两种方案该方案最大的优点在于：硬件电路最为简单，主 体控制上只需一片5 4 7 1 就能够完成其它方案中几个片子的功能。但是，其实现 难度上却是所有方案中最困难的。因为5 4 7 1 涉及到t m s 3 2 0 c 5 4 x 系列d s p 和 a r m 7 t d m ir i s c 处理器，其技术实现难度较大。因此，总体实现难度上是较为 困难的。但是却是最优方案。 武汉理工大学硕士学位论文 图l 一2 系统控制模块设计方案2 方案3 ：t m s 3 2 0 c 5 4 x + f p g a + 接口模块，如图1 3 所示 此方案使用f p g a 代替了方案1 中部分c 2 4 x 的外围逻辑控制和扩展功能。 而对于c 5 4 x 处理器不仅要进行算法的运算，还要处理外围控制电路。因此，d s p 负担较重、难以对开发任务明确分工、算法的嵌入和升级不方便。但此方案在 硬件设计、成本、软件开发等诸多角度上考虑却是性价比最高的。 4 武汉理工大学硕士学位论文 图l 一3 统综合控制模块设计方案3 三种方案综合比较： 从三种方案的各自特点结合目前的现状比较可知：硬件电路上，方案3 实现 相对于方案1 ，2 简单；技术实现难度上，方案3 也相对于方案1 ，2 容易。同 时在经济性与现阶段实际应用来说方案3 可较快完成研发，进入实际应用调试。 因此方案3 作为初步设计方案。对于方案i ，2 留作今后系统综合控制模块的下 一步开发和升级。 武汉理工大学硕士学位论文 第2 章系统结构概述 2 1 控制模块整体框图及概述 根据系统综合控制模块接口要求将系统分为主电路和外设两个部分。主电 路部分由以t i 公司的处理器芯片t m s 3 2 0 v c 5 4 0 2 为主体的数字电路构成：外设部 分由相关外围接口电路构成。按照功能不同可以分为以下几个模块( 如图2 1 ) ： 一弋磊葫瑟i 一 图2 1 控制模块整体框图 d s p 最小系统模块 网卡接口模块 p c i 接口模块 4 u s b 接口模块 5 d a 、a d 功能模块 6 人机交互接口模块 武汉理工大学硕士学位论文 2 2d s p 最小系统简介 所谓最小系统是指在尽可能少的外部元器件和电路条件下，形成一个使d s p 能够正常运行的最简单的系统。本系统采用1 6 位定点d s pt m s 3 2 0 v c 5 4 0 2 为核 心器件，构成整个系统控制核心。由于选用的t m s 3 2 0 v c 5 4 0 2 其片内有可用于数 据、程序空间的存储器，因此，最小系统可由d s p 本身以及晶体振荡器、复位 电路、译码电路等组成。由d s p 本身组成的最小系统如图2 2 所示。 图2 2d s p 最小系统 但是，要让d s p 最小系统真正运行起来不仅要有主处理器芯片，还要包含 武汉理工大学硕士学位论文 数字电源芯片( t p s 7 6 7 d 3 1 8 ) 、程序空间存储器闪存芯片( s s t 3 9 l f l 0 0 ：6 4 k 1 5 ) 、数据空间存储器芯片( c y 7 c 1 0 2 1 ：6 4 k x1 6 ) 以及用于连接仿真器的d s p 一5 t a g 仿真接口。 2 2 ，1 小系统电源 系统中，t m s 3 2 0 v c 5 4 0 2 的工作电压有两种，其一：c v d d ( 核心电压) = 1 8 v ： 其二：d v d d ( i o 引脚电压) = 3 3 v 。另外以太网接口控制芯片、u s b 接口芯片工 作电压均为5 v ，因此，在系统中需要三种不同的电压电源。利用电源转换芯片 t p s 7 6 7 d 3 1 8 可将5 v 电压转换分别输出3 3 v 和1 8 v 两路电压，为各个芯片提 供电源。其最大输出电流每路可达1 o a 。而5 v 电压由外部开关电源引入或者 通过u s b 接口让主机为系统供电。 2 2 2 小系统存储器 虽然5 4 0 2 内部自带4 kx1 6 的r o m ，但它只有在大批量的芯片定购时，将 代码交与t 工进行代码掩膜才能使用，因此需要在外部扩展程序空间。 当采用外部程序存储器时，由于5 4 0 2 运行在i o o m h z 时钟频率，指令周期 为l o n s ，对存储器的存取速度有较高的要求；当不用等待状态进行存取时，要 求存储器的存取时间小于6 n s ，当用微处理器本身的功能可自动插入最多7 2 个等待状态进行存储器存取时，要求存储器存取时间小于1 4 6 n s 。若存储器存 取时间大于1 4 6 n s ，则需利用硬件引脚r e a d y 插入额外的等待周期。 为此，片外程序存储器采用s s t 公司的闪存存储( f l a s h ) 芯片s s t 3 9 l f l 0 0 ， 其容量为0 4 k x1 6 b i t 、读取速度为4 5 n s ，是现在常用f l a s h 中速度最快的一种。 当d s p 对程序空间的读取时，d s p 需要插入4 个或4 个以上的等待周期。另外， 闪存的在系统编程功能使硬件的调试等变得非常方便。可以通过处理器直接对 f l a s h 进行程序烧写，而无需像e e p r o m 等存储器到专门的编程器上去烧写。 由于系统要对大量实时数据进行处理，5 4 0 2 内部自带 6 k x l 6 位的r a m 肯 定满足不了实时性的要求。基于此，系统外括了片快速r a m 来保证实时性。 此外数据存储器采用c y p r e s s 公司的静态r a m c y 7 c 1 0 2 1 。其容量为6 4 k 1 6 b i t ， 存取时间为1 5 n s ，读写访问需插入1 个等待周期。由于此r a m 和f l a s h 与d s p 的外部数据与程序总线宽度均为十六位，故只需将芯片的数据、地址总线对应 的连接起来就可以。对于存储器需要的控制信号，系统利用了复杂可编程逻辑 器件c p l dx c 9 5 1 4 4 x l 的部分单元作译码器实现。通过对c p l d 编程实现存储器 武汉理工大学硕士学位论文 芯片所要求的控制信号，再将其输出引脚连接到f l a s h 、r a m 的片选信号以及控 制信号上。而且，通过c p l d 为存储器实现控制信号的方式使得d s p 程序空间和 数据空间的地址分配均可灵活编程实现，其接口电路如图2 3 所示。 图2 3 系统存储器 2 2 3 小系统j t a g 仿真接口 联合测试行动小组( j t a g ) 提出边界扫描测试( b s t ) 技术规范。j t a g 结构由t i 首先实现，并被i e e e 接纳为i e e e l l 4 9 1 。对于程序的调试、仿真最 重要的接口就是j t a g 仿真接口。通过此接口与仿真器连接，上位机软件就可 以直接对所运行的程序进行控制以方便硬件、代码的调试。图2 - - 4 为小系统边 界扫描测试的接口电路。 武汉理工大学硕士学位论文 2 2 4 基于闪存的d s p 独立小系统的实现 c 5 4 0 2 的片内r o m 是掩膜r o m ，只能由厂家出厂时把代码和数据固化在 里面，用户无法写入新的数据。它的片内r a m ，既可以映射在数据区存放数据， 也可以跌射在程序区运行程序，但是掉电后里面的内容会丢失，不能用于固化 用户代码。雨实际应用中，系统要求能够脱机运行，用户代码要固化在外部的 f l a s h 存储器中。因此，c 5 4 0 2 提供了上电引导加载( b o o t l o a d e r ) 功能，用来 在上电时将存放在片外的用户代码加载到程序空间的快速异步s r a m 中运行。 这个引导0 3 0 0 r ) 程序由t i 公司掩膜在片内r o m 中。 为了满足不周的系统要求，c 5 4 0 2 提供了五种上电引导方式，其中最常用 的是并行引导方式。采用这种方式，在上电时，引导程序从数据空间读取用户 代码，将其写入到程序空间的片内或片外快速s r a m 中，然后程序跳转到用户 代码的入口处开始运行。这种方式要求用户代码事先按特定的格式烧写到外部 f l a s h 中，而且在上电复位时要把f l a s h 配置在数据空间。需要注意的是： 由于c 5 4 0 2 的数据空间的大小只有6 4 k ，片内r a m 又占去了低1 6 k ，所以引 导程序所加载的用户代码不仅要占用数据空间，而且最大只是4 8 k 。当用户程 序超过4 8 k 字，可以编写二次b o o t l o a d e r 程序进行引导，这样用户程序可达3 8 4 k 字。只要在硬件系统中扩展外部程序存储器，基本方法和一次b o o f l o a d e r 类似。 2 3 系统主要芯片选择和简介 系统综合模块包含了大量各种功能模块接口，在系统设计之初首先要对各 个接口模块的实现进行片选，下面简要介绍系统综合模块中涉及的主要芯片。 2 3 ，l 数字信号处理器芯片t m s 3 2 0 v c 5 4 0 2 t m s 3 2 0 v c 5 4 0 2 是德州仪器公司( t i ) 推出的性价比极高的1 6 位定点数字 信号处理器( d s p ) 。5 4 0 2 的主要特点如下： 芯片最高工作频率可达1 0 0 m h z ； 采用增强的哈佛结构：内部具有1 组程序总线和3 组数据总线； 包含1 个4 0 位的算术逻辑单元、1 个4 0 位的桶型移位器和2 个独立的 4 0 位累加器和一个指数译码器，其指数译码器可以在单周期内计算4 0 位累加 器中数值的指数； 片内有4k 1 6b i t 的r o m 和1 6 k 1 6 b i t 的d a r a m ； 武汉理工大学硕士学位论文 片内外设包括软件可编程等待状态产生器、可编程的块交换、片内锁 相环时钟发生器、2 个1 6 位定时器、6 通道的直接存储器( d m a ) 、增强的8 位并 行h p i 及2 个多通道缓存串口( m c b s p s ) 。 5 4 0 2 的外部存储器接口信号有： d 1 5 d o ，7 条常用控制信号d s 、 r w 、r e a d y 。其中p s 、d s 、 2 0 条地址信号a 1 5 a o ，1 6 条数据信号 一p s 、瑟、砀丽丽面、i o s 豫o b 、 一i s 分别选通5 4 0 2 的程序、数据、i o - - 个空问，为存储器选通信号。当c p u 使用外部总线访问程序存储器或数据存储 器朋s 豫( 坊时有效：，傩豫0 b 为i o 选通信号与腰信号基本相同，不同 之处在于它们的有效脉宽不同，当c p u 使用外部总线访问一个i o 设备时有效。 为通用的读写信号。对于i o 空间，其不仅具有专用的片选信号、专用的设备 选通信号，还有专用的访问指令：p o r t r ( 读端口指令) 和p o r t w ( 写端口指令) 。 这使得像u s b 芯片p d i u s b d l 2 这样的外设可以直接通过上述两条指令获得访问。 2 3 2 复杂可编程逻辑器件芯片x c 9 5 1 4 4 x l 随着e d a ( 电子设计自动化) 技术的发展，c p l d ( 复杂可编程逻辑器件) 在数 字系统设计中的应用越来越广泛。对于一个单板系统，c p l d 利用其丰富的宏单 元和i o 引脚使整个系统有机的组合起来，让硬件电路的设计也变得简单、灵 活、易扩展。 正是基于这种考虑，我们采用了x i l i n x 公司推出的x c 9 5 0 0 系列c p l d 可编 程器件x c 9 5 1 4 4 x l 。它由多个功能模块组成，功能模块之间用可编程矩阵连接。 每个功能模块有1 8 个宏单元，每个宏单元可以被单独配置成一个组合或时序逻 辑。x c 9 5 1 4 4 x l 有儿7 个i o 引脚，兼容3 3 v 和5 v 电平逻辑。在时钟频率达 到1 2 5 m h z 时支持5 n s 的管脚间传输速度。 2 3 - 3u s b 接口芯片p d i u s b d l 2 ( 以下简称d 1 2 ) u s 8 接口芯片p d i u s b d l 2 是一款带并行总线且可以与各种不同处理器连接 的u s b 通信器件。它的通用处理器接口使得设计者可以在各种不同类型微控制 器中选择出最合适的微控制器。d 1 2 的主要特点如下： 符合通用串行总线u s b1 1 版本规范； 集成串行接口引擎s i e 完全由硬件实现u s b 协议层而无需固件的参与： 主端点的双缓冲配置增加了数据吞吐量并轻松实现实时数据传输； 8 位数据总线使得最高并行接口速率可以达到2 m b s ； 武汉理工大学硕士学位论文 在u s b 的批量模式和同步模式下均可实现1 m 字节秒的数据传输速率： 可通过软件控制与u s b 的连接与断开； 内部具有上电复位和低电压复位电路；双电源操作3 3 v 或5 v 电源。 2 3 4p c i 接口控制芯片p c i 2 0 4 0 ( 以下简称2 0 4 0 ) p c i 2 0 4 0 是p c i d s p 桥接专用芯片。其能方便地实现p c i 总线与t i 公司5 0 0 0 、 6 0 0 0 系y u d s p 的h p i 端口的无缝连接。p c i 2 0 4 0 基本特点如下； 符合p c i 局部总线2 2 规范； 最多可连接4 片d s p ； 一个串行r o m 接口，一个通用输入、输出接口和一个通用总线接口 能够兼容3 3 v 和5 v 信号环境； 只能作为p c i 目标设备使用，不能作为p c i 主设备使用。 2 3 5 网卡接口模块芯片r t l 8 0 1 9 a s ( 以下简称8 0 1 9 ) 6 】 网卡接口芯片r t l 8 0 1 9 a s 采用的是台湾r e a l t e k 公司生产的以太网控制器。 支持i e e e 8 0 2 3 局域网协议规范； 支持8 位或1 6 位数据总线； 内置1 6 k b 的s r a m 用于收发缓冲； 全双工，收发同时达到1 0 m b p s ； 支持1 0 b a s e 5 、1 0 b a s e 2 、1 0 b a s e t ，并能自动检测所连接的介质； 与主机有3 种接口模式，即跳线模式、p n p 模式和r t 模式； 提供1 0 0 脚的t q f p 封装。 武汉理工大学硕士学位论文 第3 章各接口模块设计 如前所述，系统综合控制模块的实现由各接口模块分别实现。在对各模块 芯片选型之后，下面在对它们的接口具体连接实现进行进一步的研究与设计。 3 ，1 以太网通信接口模块 系统综合控制模块的非常重要的功能之一就是要实现网络信息的传递。因 此，在系统综合模块中势必要采用网络接口芯片来实现网络之间通信。在本系 统中采用了r e a l t e k 公司的r t l 8 0 1 9 a s 网络接口芯片。 3 1 1 网卡硬件接口电路设计 8 0 1 9 引脚可分为电源及时钟引脚、网络介质接口引脚、自举r o m 及初始化 e e p r o m 接口引脚、主处理器接口引脚、输出指示及工作方式配置引脚。由此将 网卡硬件接口电路设计主要分为两大部分：第一部分为网卡与d s p 接口实现， 第二部分为网卡芯片外围电路设计。 1 网卡与d s p 接口实现 8 0 1 9 的总线结口是与i s a 总线兼容的，虽然不能与5 4 0 2 的外部总线直接 接口，但是只要进行一些简单的逻辑变换就可以了。另外，5 4 0 2 和8 0 1 9 的引 脚电平不兼容，因此它们之间对应的引脚不能够直接相连，需要在中间加上电 平转换芯片，系统中的c p l d 可以完成电平转换功能，通过c p l d 还能够产生8 0 1 9 的控制逻辑信号。具体连接说明如下： 地址总线：d s p 的地址总线a o a 1 5 通过c p l d 的电平兼容性与8 0 1 9 的地址 总线s a o s a l 5 相连，且8 0 1 9 的高四位全部接地； 数据总线：8 0 1 9 的i o c s l 6 引脚接高电平，选择1 6 位数据总线方式； 中断连接：将8 0 1 9 的中断引脚i n t o 通过c p l d 进行电平转换送入到5 4 0 2 的外部中断引脚i n t o ： 读写控制：5 4 0 2 的i o 口控制信号i s ，i o s t r b ，r w 等信号经过c p l d x c 9 5 1 4 4 x l 译码后与8 0 1 9 的i o r ，i o w 相连； 武汉理工大学硕士学位论文 复位信号：由c p l d 引脚提供。可实现上电复位、按钮复位、软件复位三种 方式复位： i o c h r d y ：通过c p l d 由接入到d s p 的r e a d y 引脚以插入等待周期。 2 网卡芯片外围电路设计 r t l 8 0 1 9 a s 有3 种工作方式：第一种为跳线方式，网卡的i 0 地址和中断 由跳线决定：第二种为即插即用方式，由软件进行自动配置p l u ga n dp l a y ；第 三种为免跳线方式，网卡的i 0 地址和中断由外接的9 3 c 4 6 里的内容决定。为 了简化d s p 网络接口的软硬件设计，系统设计不使用远程自举加载功能和p n p 模式。系统通过c p l d 扩展i o 口代替跳线器对8 0 1 9 进行出初始化配置。具体 实现如下： j p 脚：当此脚为低电平时，8 0 1 9 工作在第2 种或第3 种方式。具体由9 3 c 4 6 里的内容决定。系统中我们把6 5 脚接到c p l d 上，通过对此引脚输出编程 灵活实现； a u i 脚：a u i 脚决定使用a u t 还是b n c 接口。高电平时使用a u i 接口，低电 平时使用b n c 接口。我们将该引脚接低电平； 1 0 8 3 i o s o ：8 0 1 9 内部寄存器基地址的选择。通过c p l d 编程灵活实现； i r q s 2 i r q s o ：芯片的中断线由此三个引脚决定。通过c p l d 实现； p l o ，p l l ：网络接口类型引脚，系统使用自动检测方式。通过c p l d 将p l o ，p l l 均景0 这样，8 0 1 9 会自动检测接口类型然后进行工作。 3 1 2 网络控制器驱动程序的设计与实现 网卡驱动程序设计主要是初始化8 0 1 9 的各个主要寄存器，使8 0 1 9 按所需的 工作方式工作，完成数据分组的正确发送和接收。网卡驱动程序可分为网卡初始 化、接收控制和发送控制三部分。目前已经完成该部分的工作，汇编源文件 n e t c a r d a s f f l 完成对8 0 1 9 的初始化；o t h e r n e t a s m 完成收包和发包。 3 12 1 网卡初始化 在接收和发送数据以前要进行网卡初始化，对网卡的初始化就是对相关寄 存器进行初始化，建立网络接口收发的条件。主要工作有： 设置数据配置寄存器d c r ( 数据长度、f i f o 等) ； 设置页起始指针p s t a r t 和页停止指针p s t o p ； 设置页边界指针b n r y ，设置接收配置寄存器r c r 和发送配置寄存器t c r ； 武汉理工大学硕士学位论文 设置中断屏蔽寄存器i m r ： 设置网卡的物理地址p a r 0 p a r 5 。 3 1 2 2 发送驱动程序 当上层软件产生发送数据后，网卡驱动程序将要发送的数据包按指定格式写 入芯片并启动发送命令，网卡自动把数据包转换成物理帧格式在物理信道上传 输。具体应包含三个步骤： 数据包在发送前应该按规定的格式封装好； 把上面的数据包通过远程d m a 写送入网卡的数据发送缓冲区； 向命令寄存器c r 写入0 x l e 控制字启动本地d m a 发送，通过网卡的本地d m a 将数 据送入f i f o 进行发送，然后通过网卡发送到网络的传输线上把数据发送出 去。 3 12 3 接收驱动程序 网卡收到个完整的以太网数据包后，向d s p 发送中断请求，d s p 响应网卡 的中断申请后，进入中断服务程序并开始接收数据。这个中断服务程序就是接 收驱动程序。当网卡产生接收中断后，一个或多个数据包由控制器存入缓冲环 中，将这些数据包从缓冲环中移走然后送入到主机，直到缓冲环中空为止。接 收数据包驱动程序步骤如下： 恢复中断状态寄存器中的p x t 位； 通过发出“读取数据包”命令读出缓冲环中的下一个数据包； 检查接收缓冲环是否为空：b n r y 寄存器是否等于c u r r 寄存器； 若环不为空，则到第l 步，否则读取中断状态寄存器以处理其他中断。 3 1 3 高层协议与应用程序的设计与实现 如果只有网络控制器的驱动程序，此时网络通信还是不能正确进行的，系 统还必须实现网络协议。应用程序通过调用网络协议，网络协议再调用网络控 制器的驱动程序来实现通信功能。 本系统采用t c p i p 协议来实现网络通信。我们通常说的t c p i p 协议是指 因特网中通信时采用的协议簇，并不只包含t c p 协议和i p 协议，包含了上百个 各种功能的协议，t c p p 协议只是其中比较重要的两个协议。由于单片机自身 容量的限制，不可能添加所有的网络协议。因此我们需要实现的网络通信协议 只是标准t c p i p 协议的一个真子集。系统中，我们利用其中的u d p ( 用户数据 武汉理工大学硕士学位论文 报协议) 、i p ( 网络报文协议) 、a r p ( 地址解析协议) 及简单的应用层协议就 能成功地实现系统的网络互联，数据的传输速度和准确性都可以得到保证。数 据收发过程如下： 在数据发送前，首先要进行u d p 协议、i p 协议、l l c 协议和i e e e 8 0 2 3 协议的 封装。具体做法是：首先对原始数据添j j 口u d p 头，包括源端口、目的端口、u d p 数 据长度和校验四个字段，然后依次添加i p 包头、l l c 包头，最后封装为i e e e 8 0 2 3 帧。数据封装为i e e e 8 0 2 3 帧放入物理帧队列由以太网控制器进行发送。反之， 在数据接收时，要进行上述协议的解包。主处理器从接收缓冲区读入一帧数据 并对数据解包，将解包得到的i p 地址与本机i p 地址比较，如果一样，则接收该 帧数据，否则丢弃该帧数据。 3 2 与上位机通信接口设计 由于本系统要求与上位机( p c 机) 进行通信且对实时性要求较高，因此系统 中必须采用通信速度较快的接口实现。在本系统设计中采用了p c i 接口和u s b 接口的双通信机制的方式以实时保障数据通信。这种双通信机制的实现保证了 当其中一路通信出现故障时可立即切换到另外一路实现与上位机的通信，从而 保证了数据通信的实时性。 3 ，2 1u s b 接口设计 2 2 3 0 1 3 2 1 1d 1 2 硬件接口电路设计与实现 d 1 2 的处理器接口信号主要有：8 条数据线d o - - d 7 ，6 条控制信号a l e 、a o 、 c s 、r d 、w r 、i n t 。从一个微控制器的角度出发，d 1 2 看起来就如同一个带8 位 数据总线和只占用2 个地址位的存储器件。其中a l e 是地址锁存使能信号，对 于像m c s 一5 1 这样的地址数据总线复用的处理器，需要将此引脚连接到相应的 处理器引脚上：而对于象d s p 这样的地址数据总线分离的处理器，只需将其接 为低电平。控制信号a o 用于命令数据的选择：a o = l 说明d o d 7 信号为u s b 的 初始化、数据流等的内部命令；a o = o 说明d 0 一d 7 信号为u s b 传输的数据。命令 和数据操作可以通过译码电路将其直接映射到处理器的两个i o 地址空间。i n t 为中断信号，用于通知处理器进行u s b 的数据处理。其余信号与存储器件信号 完全相同，原理图实现参见图3 1 。 武汉理工大学硕士学位论文 3 2 1 2 电路设计注意事项 1 d s p 对d 1 2 读写时序的考虑 如图3 2 ，主要时序参数t ( w l ) m i n = 2 0 n s ，因此对于工作频率为1 0 0 m h z 的5 4 0 2 来说，对i o 空间的访问至少要3 个时钟周期才能保证d s p 对d 1 2 写 入的正确性，而p o r t w 指令的执行周期为两个时钟周期，因此，5 4 0 2 必须至 少插入1 个以上的时钟周期来满足二者的对序要求。d 1 2 和d s p 的读时序 与写时序类似。 图3 1u s b d s p 接口电路图 c l k o 卟厂、一、厂、 a ：t 9 而痢i 、厂一 n 厂一 瑟弋厂一 d s p 写时序 图3 2d s p 与d 1 2 写时序 2 电平匹配与译码逻辑 由于d 1 2 的控制信号的选通要通过定的组合逻辑来实现；同时若其工作 在5 v 工作电压下，与d s p 的3 3 v 工作电平之间需要匹配。基于硬件电路的设 计简单、灵活、易扩展的考虑，我们采用了c p l d 来实现上述要求。在硬件连 接上只需要将这些引脚连接到c p l d 的i ，0 引脚上面去，然后通过v h d l 语言 编程实现此逻辑功能。 武汉理工大学硕士学位论文 3 2 2p c i 接口设计 由于在系统中对数据传输的速度以及实时性要求较高，所以采用方法之一 即通过p c i 局部总线的方法与主机的进行通讯。这比传统的通过i s a 总线的方 式来通讯的方法具有速度高、可即插即用、可移植性好等方面的优势。在本系 统中，采用t i 的专用配套芯片p c i 2 0 4 0 将p c i 总线与d s p 5 4 0 2 的h p i ( h o s tp o r t i n t e r f a c e ) 接口进行连接。 3 2 2 1p c i 总线简介 p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 总线是一种同步的、独立于微处 理器的3 2 或6 4 位的局部总线。工作频率在3 3 m h z ，总线宽度为3 2 位时传输 速率为1 3 2 m b s 。能够满足图形、图像、三维动画处理以及其他各类高速外设 对高速数据传输的要求。 p c i 局部总线因其与微处理器无关的特性，使之可以方便地在符合p c i 总线 规范的微机和工作站系统中进行硬件移植，并且能够支持多处理器和未来的处 理器。 p c i 硬件接口实现 p c i 硬件接口电路设计主要分为两大部分：第一部分为2 0 4 0 与d s p 接口实 现。第二部分为2 0 4 0 与p c i 插槽接口电路设计。2 0 4 0 按照其各引脚功能说明 如下。# 号代表低电平有效。 p c i 总线接口引脚 系统信号 p c ip c l k ：时钟输入信号，为所有p c i 传输提供时序： p c ip r s t # ，g r s t # ：复位信号。 地址和数据信号 p c ia m 3 1 0 ：地址和数据复用引脚。由于p c i 总线上地址和数据的传输必 须在f r a m e # 有效期间进行。当f r a m e # 有效时的第一个时钟，a d 3 1 o 上的 信号为地址信号，称为地址期；当i r d y # 和t r d y # 信号都有效时，a d 3 1 - - 0 上的信号为数据信号，称为数据期。一个p c i 总线传输包含一个地址期和其 后的一个或多个数据期； p c ic b e 3 “o n ：总线命令和字节允许复用引脚。在p c i 总线地址期，这4 个引脚上传输的是总线命令；在数据期，a d 3 l o 线上传输的是一个3 2 位 数据，分4 个字节。传输的数据的宽度可变。由字节允许信号指定。用来指 武汉理工大学硕士学位论文 定在数据期，引脚a d 3 1 1 0 上4 个字节中那些字节为有效数据； p c i _ p a r # ：奇偶校验信号。 接口控制信号 p c if r a m e # = 帧周期信号，由主设备驱动。表示一次总线传输的开始和持续 时间。当f r a m e g 有效时，预示着总线传输的开始：在其有效期间，先传地址， 后传数据；当f r a m e c 撤销时，预示总线传输结束，并在i r d y ( 有效时进行最 后一个数据期的数据传送； p c i i r d y # ：主设备准备好信号。i r d y g 要和t r d y # 联合使用，当二者同时有 效时，数据方能传输。否则，进入等待周期。在写周期，表示数据已由主设 备提交至) j a d 3 1 n 0 线上：在读周期，表示主设备已做好接收数据的准备： p c i j r d y # ：从设备准备好信号。在写周期，该信号有效时表示从设备已准 备好接收数据；在读周期表示数据已由从设备提交至) j a d 3 1 o 线上： p c i5 t o p 件：从设备要求主设备停止当前的数据传送信号； p c i _ l o c k # ：p c i 总线锁定信号。当对一个设备进行可能需要多个总线传输周 期才能完成的操作时，使用锁定信号进行独占性访问； p c i i d s e l ：初始化设备选择信号。在参数配置读写期间，用作片选信号； p c i _ d e v s e l # ：设备选择信号。当它有效时，说明总线上有某处的设备被选 甲。 错误报告信号 p c ip e r r # ：数据奇偶校验错误报告信号； p c i j 职r # ：系统错误报告信号。 中断信号 p c i i n t a # ：中断信号。向p c i 总线提出中断请求。 h p i 总线接口引脚 5 4 0 2 有一个用于与主机通信的主机接口，也称为h p l 8 ，为标准8 位h p i 的 一个增强版本。主要用于d s p 与p c 或其他主c p u 间的通信。h p l 8 接口包括一 个8 位双向数据总线和各种控制信号。通过设置，这个口的8 个数据引脚可以 用作通用8 位i o 。具体引脚功能如下： h a d 1 5 , - 0 1 ：地址数据复用信号； h r w # ：读写控制信号； h d s # ：数据侦测信号； 武汉理工大学硕士学位论文 h i n t 3 - - 0 1 ：中断信号； h