（通信与信息系统专业论文）基于pci总线数据采集系统的研究与实现.pdf

论文题目：基于p c i 总线数据采集系统的研究与实现 作者简介：千欣伟，男，1 9 7 8 年生，2 0 0 1 年就读南开大学通信与信息系统专业，从师于孙桂 玲副教授。 摘要 数据采集处理系统利用了计算机很强的计算、存储性能实现各种高级测量仪器完成的功 能，性能高、扩展性强、开发时间少、集成功能出色。目前这项技术发展很快，种类繁多( 包 括常用的各种总线接口) ，采样速率不断提高，功能不断完善。本文作为微波超声波复合增 强化学反应控制系统的一部分，提出了一种基于p c i 总线的数据采集系统硬、软件系统设计 与实现。 在本文的数据采集系统设计中，多路模拟信号通过模数转换器转换为数字信号，经过数 字信号处理器的主机接口，再由p c i 专用接口芯片转换为p c i 总线信号送入计算机：同时还 可实现逆向数据传输，即实现了双向数据在线实时处理。现已完成系统硬件与软件的初步设 计，对w i n d o w s 驱程模式设计进行了较深入的研究。本系统方案可应用于各种低速数据采集 场合，w i n d o w s 驱程模式设计方法还可应用于各种计算机端口总线的驱动开发设计中。同时 不用通过仿真器等其他硬件，可从主机上把程序下载到数字信号处理器内部存储器运行，实 现数字信号处理器的最小系统工作。 关键词：p c ip c i 9 0 5 2w d md r i v e r s t u d i oi r p t i t l eo f t h ed r d e g r e e st h e s i s ：r e s e a r c ha n dr e a l i z a t i o no f d a t ag a t h e r i n gs y s t e mb a s e do n p c i b u s i n t r o d u c t i o no ft h ea u t h o r ：w a n gx i n w e i ，b o r no nt h e1 9 7 8 ，w a ss t u d y i n gi nd e p a r t m e n to f c o m m u n i c a t i o na n di n f o r m a t i o ns y s t e ma tn a n k a iu n i v e r s i t yi n 2 0 0 1 ，u n d e rt h eg u i d a n c eo f v i c e - p r o f s u ng u i - l i n g a b 7 i r a c t d a t ag a t h e r i n g p r o c e s s i n gs y s t e mu t i l i z e st h ec o m p u t e r ss t r o n ga b i l i t i e so fc a c u l a t i o na n d s t o r a g et or e a l i z et h ef u n c t i o no fa l lt y p e so fh i g h - c l a s sm e a s u r e m e n ti n s t r u m e n t sw i t hh i g h p e r f o m a n c e ，s t r o n ge x p a n s i b i l i t y , f e wd e v e l o p i n gt i m e ，e x c e l l e n ti n t e g r a t i o nf u n c t i o n a tp r e s e n t t h i st e c h n i q u ei sd e v e l o p i n gf a s tw i t hv a r i o u sc a t e g o r i e s ( i n c l u d i n gv a r i o u sb u s e s ) ，t h ei n c r e a s i n g s a m p l i n gr a t ea n df u n c t i o n s ，t h i sd i s e r t i o nb r i n g sf o r w a r dak i n do fd e s i g n a t i o na n dr e a l i z a t i o no f d a t ag a t h i n gs y s t e mb a s e do np c i a sp a r to fm i c r o u l t r a s o n i ce n h a n c e dc h e m i s t r i c a lr e a c t i o n s y s t e m h at h i sd a t ag a t h e r i n gs y s t e m ，m u l t i p l ea n a l o gs i g n a l sa r et r a n s v e r t e dt od i g i t a ls i g n a l sb y a d c ，t h e nd a t aa l et r a n f e r e dt h r o u g hd s p sh p ii n t e r f a c e t h e nt h r o u 9 1 1t h ec h i p p c i 9 0 5 23 2 - b i t p c ib u ss i g n a l sa r ef o r m e da n ds e n tt op c ；a tt h es a l l et i m e ，d a t ac a nb et r a n s f e r r e d c o n v e r s e l y , t h a ti s ，t h ed u a l - d i r e c t i o nd a t at r a n s f e r r i n gi sr e a l i z e d t h ec i r c u i t sa n dt h es o f t w a r e d e s i g n i n gh a v e b e e nr e a l i z e dp r i m a r i uw d mh a sb e e ns t u d i e df u a h e r t h ew h o l es y s t e mc a nb e u s e di nt h el o w - r a t ed a t ag a t h e r i n gs y s t e m w d md e v e l o p i n gm e t h o dc a nb eu s e dt od r i v e r d e v e l o p m e n to f a l l t y p e so f p c s p o r t s a n d b u s e s ，t h e d s p ss o f t w a r e p r o g r a mc a n b e l o a d e d f r o m p ct od s p si n t e r n a lr a n tw i t h o u tt h ee m u l a t i o ns ot h a t 血ed s p ss m a l l e s ts y s t e mc a nw o r k k e yw o r d s ：p c ip c i 9 0 5 2w d md r i v e r s t u d i oi r p 第一章概述 第一章概述 1 1 数据采集系统应用与发展 计算机技术以及互联网络技术不断发展，越来越多的数据需要经过计算机来 进行处理、存储、传输等操作。计算机的应用已经遍及我们生活的每一个角落， 它具备高速强大的计算能力、海量的存储功能。高性能测量设备如示波器、逻辑 分析仪等在平时的硬件系统的调试中必不可少，但它通常价格昂贵，且功能专一， 不易升级换代。利用个人计算机的这种功能加少量外设来模拟完成高性能测量设 备才能完成的工作，无疑具有广阔的应用空间。目前，基于数据采集卡的虚拟仪 器技术发展很快，种类繁多( 包括p c i 、p x i c o m p a c t p c i 、p c m c i a 、i e e e1 3 9 4 、 u s b 和i s a 总线接口等) ，采样速率不断提高，功能不断完善，这正是利用了计 算机很强的计算、存储性能来实现各种高级测量仪器才能完成的功能，从而节省 了成本。 基于数据采集卡的虚拟仪器技术就是用户自定义的基于个人计算机技术的 测试和测量解决方案，其四大优势在于：性能高、扩展性强、开发时间少，以及 出色的集成功能。 性能高 虚拟仪器技术是在p c 技术的基础上发展起来的，所以完全“继承”了以现 成即用的p c 技术为主导的最新商业技术的优点，包括功能超卓的处理器和文件 i 0 ，使您在数据导入磁盘的同时就能实时地进行复杂的分析。随着数据传输到 硬驱功能的不断加强，以及与p c 总线的结合，高速数据记录已经较少依赖大容 量的本地内存。以一台6 0 g 的示波器为例，在采用虚拟仪器技术的情况下，构建 这样一台示波器是相当简单的，只要将一台基于p c 的数据采集卡放置在p c 机中， 就能以高达每秒1 0 0 1 b 的速度将数据导入磁盘。虚拟仪器技术的另一突出优势就 是不断提高的网络带宽。因特网和越来越快的计算机网络时的数据分享进入了一 个全新的阶段，将因特网和数据采集的软硬件产品相结合，就能够轻松地与其他 人共享测量结果。 扩展性强 虚拟仪器技术的软硬件工具使得工程师和科学家们不再圄于当前的技术中， 得益于软件的灵活性，只需更新您的计算机或测量硬件，就能以最少的硬件投资 和极少的、甚至无需软件上的升级即可改进您的整个系统。在利用最新科技的时 候，您可以把它们集成到现有的测量设备，最终以较少的成本实现可观的功能。 第一章概述 开发时间少 在驱动和应用两个层面上，高效的软件构架能与计算机、仪器仪表和通讯方 面的最新技术结合在一起。虚拟仪器技术设计这一软件构架的初衷就是为了方便 用户的操作，同时还提供了灵活性和强大的功能，使您轻松地配置、创建、部署、 维护和修改高性能、低成本的测量和控制解决方案。 完美的集成 虚拟仪器技术从本质上说是2 个集成的软硬件概念。随着产品在功能上不断 地趋于复杂，工程师们通常需要集成多个测量设备来满足完整的测试需求，但是 这些不同设备问的连接和集成总是耗费大量时间，不是轻易可以完成的。虚拟仪 器软件平台为所有的i o 设备提供了标准的接口，例如数据采集、视觉、运动和 分布式i o 等等，帮助用户轻松地将多个测量设备集成到单个系统，减少了任务 的复杂性。为了获得最高的性能、简单的开发过程和系统层而上的协调，这些不 同的设备必须保持其独立性，同时还要紧密地集成在一起。虚拟仪器技术结构可 以使开发者们快速创建测试系统，并随着要求的改变轻松地完成对系统的修改。 得益于这一集成式的构架带来的好处，使系统可以更具竞争性，因为可以更高效 地设计和测试高质量的产品。 i 2 本文提出的背景 由于计算机本身的特点，通用计算机通常仅充当没有实时性要求的工作，而 不适于实时性要求很高的数字信号处理工作。将计算机和d s p 有机地结合起来， 充分利用各自的优点，它们将会相得益彰，适应现实应用中对数据实时处理能力 和数据传输能力以及数据管理能力提出的越来越高的要求。p c i 总线由于其众多 优点在计算机中已经具有不可取代的作用，采用p c i 总线使d s p 与计算机通信可 以很好地满足其对较高速数据传输的要求。 本文为了解决实验室项目微波、超声波增强化学反应智能系统的数据采集部 分问题，以我们开发的实际应用系统为背景，以个人计算机的p c i 总线和t i 公司 的d s p t m s 3 2 0 c 5 4 0 9 为基础，针对某些领域对信号采集的一般要求，设计一种 基于个人计算机的通用数据采集记录仪，论述了p c i + d s p 结构的数据采集系统硬 件及软件设计方案和实现技术。提出的系统设计方案在后续研究的基础上可应用 在实验室项目微波、超声波增强化学反应智能系统的数据采集部分，也可用于有 速度不快( 在8 m s p s 以下) 、成本较低要求的情况。 1 3 本文系统的方案研究 2 第一章概述 在高速数据采集系统中由于数掘产生量的原因，数据的快速传输显得很重 要。传统的i s a 总线已经远远不能适应，为解决这个瓶颈，预采用了新型的p c i 总线来实现数据从a d 输出缓冲向计算机的快速传输。p c i 总线的时钟为 3 3 m h z ，传输宽度为3 2 b i t s ，因此理论上可达到1 3 2 m b y t e s 秒的传输速度。考虑 到其他设备对总线的占用以及控制命令的时钟占用，实际上达不到这个速度，只 能有大约4 0 m b y t e s 秒的速度，尽管如此还是远比i s a 快的多。 p c i 总线的协议比较复杂，很难用常规的分离元件实现其逻辑。现在常用的 接口部分一般有三种方法： 自己设计逻辑，然后定制a s i c 芯片，如显卡、声卡等。 自己设计接口逻辑，用大规模f p g a 实现，如f l e x i o k 系列。 用专门的p c i 接口芯片，将复杂的p c i 协议转换成比较简单的用户接口逻辑 ( a d do nb u s ) ，如a m c c 公司的a m c c 5 9 2 0 、a m c c 5 9 3 3 ，p l x 公司的 p l x 9 0 5 4 、p l x 9 0 5 2 、p l x 9 0 8 0 等。 其中第一种方法，只适用于用量比较大的情况下，否则成本太高难以承受。 第二和第三种方法，适合于小规模的情况。 现采用的足用p l x 公司的p l x 9 0 5 2 作接口电路。p l x 9 0 5 2 芯片符合p c i 2 i 规范，提供和p c i 接口的全部逻辑，用户接口简单方便，使用后可避开复杂的 p c i 接口设计而将设计重点转向上位机的驱动设计和提高a d 、d a 部分的性能 上，简化了设计难度，并且提高了设计的可靠度。上位机p c i 总线驱动程序为避 开复杂的d d k 用w d m 驱动程序模式编写，用d 趾v e r s t u d i o 或w i n d r i v e r 开发。它可以在w i n d o w s 9 8 、w i n d o w s2 0 0 0 、w i nx p 下使用。由于速度的 要求和性价比的考虑，选用t i 公司的通用1 6 位d s p t m s 3 2 0 c 5 4 0 9 作为控制器， 它的时钟可达1 0 0 m h z ，片内有4 k r o m 和3 2 k d a r a m ，使用时可以外扩程序和数 据存储器。 d s p 和p l x 9 0 5 2 的接口逻辑采用c p l d 来实现，而使用两片f i f o 作为它 们之间的数据缓冲。其中一片与p l x 9 0 5 2 数据线相连，另一片与d s p 数据线相 连，两个两片f i f o 相连，第一片f i f o 不断的写入数据并读出数据给第二片f i f o 。 由于p l x 9 0 5 2 的p c i 接口速度要远快于采样数据存入的速率，所以第一片f i f o 可以不断的写入，而当第二片f i f o 满时，则启动p c i 接口传输。这样可以实现 a d 不间断采样。 p c i 总线数据采集系统设计思路总结如下 1 ) 与计算机的接口采用常用高速的p c i 接口( 3 2 位运行在6 6 m i t z 上的峰值 传输率为2 6 6 m b i s ) ，协议用p l x 公司的p c i 9 0 5 2 实现。 2 ) 上位机驱动程序用w d m 驱动程序模式编写，用d r i v e r s t u d i o 开发。 3 第一章概述 3 ) 采集卡上使用t i 的d s p ：t m s 3 2 0 v c 5 4 0 9 实现a d 采样数据、d a 输出数 据的缓存和a d 采样、d a 输出速率控制。 4 ) p c i 9 0 5 2 的局部总线端与d s p 的逻辑连接以及d s p 和a d 、d a 的逻辑连接 采用c p l d + 电平转换电路来实现。 5 ) p c i 9 0 5 2 和t m s 3 2 0 v c 5 4 0 9 之间采用f i f o 进行数据缓冲，可以通过突发传 输方式实现数据采集同时将数据通过p c i 口传入电脑。 6 ) 采用多路a d 、多路d a 实现模拟与数字信号之间的转换。 7 ) 整个电路可实现数据实时采样和实时输出，从而实现闭环控制。 8 ) 微机写一软件，可调整a d 采样速率和d a 输出速率，能实现波形显示。 9 ) 整个系统使用d s p 、c p l d 实现，成本低，可扩展性强。 系统主要功能设定 采样率范围为o 一8 m s p s 。两种触发方式选择：软件自动触发，被测模拟信 号电平输入触发。对应每一种触发方式，采样数据有提前记录，立即记录和延迟 汜录三种方式选择。数据传输方式有四种选择：状念查询传输、中断传输。允许 最多通道同时工作。各通道可以相互独立工作，也可以同时工作。各种工作方式 的选择都是通过软件控制完成。工作软件运行在w i n d o w s 2 0 0 0 ，以基本模块形式 提供硬件驱动和控制接口。可编制一个软件设置a d 和d a 的采样率和通道数。 目前实现程度 现做了初期的试验板，为了调通硬件电路，未采用f w o 作为缓冲，而直接 将p c i 9 0 5 2 的l a 7 o 和t m s 3 2 0 v c 5 4 0 9 的h d 7 0 1 相连。a d 变换使用多路模 数变换芯片a d 公司的a d 7 9 3 4 实现，它是1 2 位采样精度，每片可以实现单端4 路或差分2 路输入，总1 5 m s p s 的采样率，可采用多片来满足本系统的速度要 求。d a 变换采用a d 公司的a d 5 3 8 0 ，它是1 2 位采样精度，4 0 路输出。据以上 分析，得出具体的系统结构图如图1 1 ： 图1 1 系统结构图 4 第二章数据采集系统硬件设计与实现 第二章数据采集系统硬件设计与实现 2 1p c i 2 1 规范 p c i 局部总线是具有复用地址、数据线的高性能3 2 b i t 、6 4 b i t 局部总线。p c i 21 局部总线规范定义了相关的协议、电气、机械和配置规范。 1 p c i 信号定义 p c i 2 ，1 规范定义的信号如图2 1 ： 。 p a l l 一p a r 6 d一 一r e 0 6 4 # 一 一 f r a l l 眶# 一 一血c k 6 4 #一 一 t r d 弹 一 一l o c k #一 一 i f - j ) w 一 i h t 衅 一、 s t o p s ：。 i n t b # 一 d e v s e l # 一 i h t c # 一 i d s 聿一 i m d # 一 r p e r r #一 j 一 一 一 s b 0 # 一 、 1 一 s e r r # 一 s d o n e 一 ，一 r e q # 一 一t d i ，t 一。障： t d 0 一 一 、 ，c l k 一 t m s r s t # 一 t r s t 拳 图2 1p c i 总线信号 2 总线命令 总线命令向目标设备显示了主机方要进行的操作，它被译码并显示在 一0一 第二章数据采集系统硬件改计与实现 c b e 3 0 # 上。具体总线命令如表2 1 表2 1 总线命令 c b e 3 o #命令类型c b e 3 0 #命令类型 0 0 0 0中断响应0 0 0 l特殊周期 0 0 1 0i 0 读0 0 1 1i 0 写 0 1 0 0保留0 1 0 1保留 0 1 1 0 m e m o r y 读0 1 l lm e m o r y 写 1 0 0 0 保留 l o o l 保留 】0 1 0配置读1 0 1 l配置写 l 1 0 0m e m o r y 多字节读1 1 0 1烈地址周期 1 1 1 0 m e m o r y 读队列 1 1 1 1 m e m o r y 写并无效 部分指令介绍： m e m o r y 读：当读一个双字或有边界影响的地址范围时使用。 m e m o r y 读队列：读超过一个双字知道下一个预设地址空问缓存队列的边界时使 用。 m e m o r y 写并无效：读下一个超过预设地址空间缓存队列的边界时使用。 3 寻址 p c i 定义了三种物理地址范围。m e m o r y 、f o 地址空间和用于支持p c i 硬件 配置的c o n f i g u r a t i o n 地址空间。强烈推荐设备经过基地址寄存器，使它的内部寄 存器重映射到m e m o r y 地址空间而不是f o 地址空间。因为在p c 机中，f o 地址 空间是有限的和不连续的。重映射到m e m o r y 地址空间可以兼容不支持f o 地址 空问的设备。设备通常通过两个基地址寄存器，将内部寄存器映射到m e m o r y 地 址空间和可选的f o 地址空间。系统配置软件为每个基地址寄存器分配空间。当 调用驱动程序，它决定使用f o 地址空问还是m e m o r y 地址空间来访问设备。 p c i 总线的地址译码是分布式，它支持两种地址译码方式：递增和递减。在 两个最低位a d 1 0 中所包含的信息随地址空间而变化。在f o 地址空间中，所 有3 2 位a d 线都用来提供满字节地址。这允许目标设备不用等待字节使能而完 成地址译码。a d 1 0 1 仅用来产生d e v s e l # 温示最低有效字节。例如，只有b e 0 # 插入，a d 【1 0 为0 0 ；只有b e 3 # 插入，a d 1 o 】为1 l ( 若无字节使能信号，则a d 1 0 】 为x x ) 。只有插入d e v s e l # ，目标设各才声明一次f o 访问。 在m e m o r y 命令执行时，所有目标设备均检测a d 1 0 1 ，在第一个数据期间 或之后提供突发传输或切断目标连接。在m e m o r y 地址空间，使用a d 3 1 0 2 译 码产生双字地址。在线性递增模式中，地址被假设每d w o r d 3 2 位或2d w o r d 一 6 4 位递增一次，直到操作完成。m e m o r y 写并无效的指令只能使用线性递增突发 一6 一 第二章数据采集系统硬件设计与实现 传输模式。 在m e m o r y 指令期间a d 1 o 有以下意义： 表22 m e m o r y 指令期间a d 1 o 意义 a d la d o b u r s to r d e r 00 线性递增 ol 保留 10 缓冲队列捆绑模式 1l保留 4 p c i 2 1 规范的机械规定 p c i 局部总线有严格的尺寸规定，p c i 2 1 规范文档对于5 v 和3 3 v 的扩展卡 插入母板连接槽部分的引脚宽度、长度，连接槽的尺寸以及在扩展板上的元器件 高度等都有严格的规定。尤其对于插入母板连接槽里的部分，要特别注意。若制 作不好，则会造成接触不良，轻者使扩展卡不能工作，重则由于虚接使元器件烧 毁。例如p c i 插卡与插槽连接部分尺寸如图2 2 ： 图2 2p c i 插卡与插槽连接部分j 0 寸 5 p c i 2 1 规范的电气规定 ( 1 ) 5 v 和3 3 v 的信号环境 p c i 既提供5 v 的信号环境，也提供3 3 v 的信号环境，所以不能混淆两种信 号环境。p c i 总线不能混合使用5 v 和3 3 v 。但是一些5 v 元器件可以被设计工 作于3 3 , v 信号环境下，当然也可以应用于5 v 和3 3 v 的混合信号环境。 7 第二章数据采集系统硬件设计与实现 p c i 电气规定提供了一种快速简易的从5 v 到3 3 v 信号环境的改变。p c i 提供了两种扩展槽，一个提供了5 v 信号环境，另一个提供了3 3 v 信号环境。 母板( 包括连接槽) 规定了p c i 总线的信号环境，母板上的p c i 元器件必须使用 能兼容5 v 和3 3 v 两种信号环境的i o 缓冲。由5 v 系统到3 3 v 系统的转变是 一种趋势。工作在5 v 信号环境下的系统应设计可以工作在5 v 和3 3 v 两种环境 下。 所使用的机器的p c i 插槽，仅支持5 v 信号环境，所以仅做了支持5 v 的插 针。要使p c i 卡可以工作在3 3 v 信号环境下，必须制作3 3 v 的插针。 ( 2 ) 功率 所有p c i 插槽需要四种电源的功率管理，现在系统应该支持3 3 v 的信号环 境。否则，若系统需要3 3 v 的电源，就需要在插卡上用一个d c d c 变换器由 5 v 或者1 2 v 电源得到。表2 - 3 表明了各种电源的功率极限： 表2 3 各种电源的功率极限 电源电压插 功率 5 v 5 5 a m a x 33 v 0 3 v7 6 a m a x 1 2 v 5 5 0 0 m a 1 2 v 1 0 1 0 0 m a 以上功率由p r s n t i # 和p r s n t 2 # 来控制，这两个线仅和插槽相连。一方 面它们显示了插卡的存在，另一方面它们提供了插卡的总功率大小。具体规定如 表2 4 所示： 表2 4p r s n t i # 和p r s n t 2 # 代表总功率大小 p r s n t l 群p r s n t 2 # 插卡配置 高电平高电平无插卡 低电平高屯平有插卡，2 5 w m a x 高电平 低电平有插卡，1 5 w m a x 低电平低电平有插卡，7 5 w m a x r 3 ) 布局布线要求 去藕电容要求： 所有v c c 到地都应该充分的去藕，从插槽到v c c g n d 的导线长度最大为o 2 5 i n c h e s ( 假设导线宽度是2 0 m i l ) 。标有”+ v i o “字样的脚应通过o 0 4 7 u f 的电容接到 地。所有的3 3 v 的管脚( 尽管可能未提供功率消耗) 和为用的5 v 和v v 。管脚 都应接去藕电容： 一r 一 第一二章数据采集系统硬件设计与实现 1 ) 每个v c c 去藕电容应至少是o 0 1 u f 。 2 ) 从电源管脚焊盘到电容管脚焊盘的距离应不大于o 2 5i n c h e s ( 导线宽度 是2 0 m i l ) 。 3 ) 满足1 和2 的v c c 可以共用一个去藕电容。 布线长度要求： 1 ) 对于所有的3 2 b i t 接口信号，长度限制于1 5i n c h e s 。这些信号包括系统 信号、中断信号、j t a g 信号。 2 ) 对于6 4 b i t 的扩展信号，长度限制于2i n c h e s 。 3 ) 对于p c i 的c l k 信号，长度限制于2 5i n c h e s - 4 - 0 1i n c h e s ，而且只能接 一个负载。 2 2p c i 9 0 5 2 芯片原理 p c i 总线已成为新一代个人计算机内部的标准总线，它是一种高性能的 3 2 6 4 位地址数据复用总线，总线时钟频率为0 到3 3 m h z 。大家熟悉的i s a 总线 是一种异步总线，地址寻址和数据读写控制信号都由微处理器产生。而p c ! 总线 是一种独立于处理器的同步总线，支持猝发传送。为支持即插印用功能，p c i 总线 规范定义了2 5 6 字节( 6 4 双字) 的配置空间。由于p c i 总线协议的复杂性，其接口 电路实现起来并不容易，但采用通用p c i 接口芯片却很好地解决了这个问题。p c i 通用接口芯片对于p c i 协议的良好支持，以及提供给设计者的良好接口都大大减 少了设计者的工作量。现有的p c i 接口芯片主要有a m c c 公司的a m c c s 5 9 x x 系列和p l x 公司的p l x 系列。下面将对p l x 公司的p c i 9 0 5 2 总线目标接口芯 片的功能及其在p c i 板卡设计中的应用进行介绍。 2 2 1p c i 9 0 5 2 简介 图2 3p c i 9 0 5 2 的内部原理图 一9 一 第一二章数据采集系统硬件设计与实现 图2 4p c i 9 0 5 2 信号接口示意图 1 0 圈日 第二章数据采集系统硬件设计与实现 p c i 9 0 5 2 是p l x 公司继p c i 9 0 5 0 后推出用于低成本适配器的总线目标接口 芯片，它完全符合p c i 2 1 规范。p c i 9 0 5 2 内部原理图如图2 3 所示。p c i 9 0 5 2 与 p c i 9 0 5 0 - - 样提供用于适配卡的小型而高性能的p c i 总线目标0 9 , 属) 接口，使i s a 适配器可以迅速、低成本地转换到p c i 总线上。p c i 9 0 5 2 使适配卡上的i o 数据 传送从i s a 总线速度的8 m h z 加速到p c i 的3 3 m h z ，可实现峰值1 3 2 兆字节 秒的数据传输能力。 p c i 9 0 5 2 的外部信号接口示意图如图2 4 所示，左侧为与p c i 总线连接的信 号，右侧是与局部总线连接的信号。p c i 9 0 5 2 实现了3 2 位p c i 总线信号和局部 总线信号之间的转换，同时提供了诸多方便的特性，易于在系统中应用。 p c i 9 0 5 2 主要功能与特性为： 1 ) 符合p c i 2 1 规范的目标，接口芯片支持低成本从属适配器。 2 ) 支持d i r e c ts l a v e ( t a r g e t ) 数据传输模式，从p c i 总线到局部总线零等待状 态突发m e m o r y 读写或i o 寻址操作。可读写双向f i f o ，用于高性能突发 传输。p c i 总线总是突发传输，但局部总线可以设置为突发传输或单周期 操作。 3 ) i s a 模式支持p c i 总线到i s a 总线的单周期存储器( 8 位、1 6 位) 读写和 i o 访问。 4 ) 支持来自两个局域总线的中断，生成p c i 中断，或通过软件写内部寄存器的 中断位。 5 ) p c i 9 0 5 2 局域总线接口由局部t t l 兼容时钟驱动，又产生一个必要的内 部时钟。这个时钟异步于p c i 时钟，允许局域总线以独立于p c i 时钟的速 率运行。b u f f e r e d p c i 时钟b c l k o 可以通过5 0q 电阻与局部总线时钟 l c l k 相连。 6 ) 可编程的局部总线配置，支持多路复用和非多路复用8 位、1 6 位和3 2 位 通用局域总线。当配置为复用方式时，有四个局部字节使能线l b e 3 ：0 # ， 2 6 位地址线l a 2 7 2 ，8 位、1 6 位和3 2 位数据线l a d 3 1 0 ；当配置为 非复用方式时，有四个局部字节使能线l b e 3 ：0 # 、2 8 位地址线l a 2 7 2 1 ， 8 位、1 6 位和3 2 位数据线l a d 3 1 0 1 。 7 ) 接从模式优先读模式，可以从p c i 内部的f i f o 而不从局部总线读。但地 址必须是3 2 b i t 对齐，即下一个地址= 上一个地址+ 4 。 8 ) 所有的控制、地址、数据线均可直接驱动p c 总线和局部总线，无需加外 部驱动。 9 ) 具有一个3 线串行e e p r o m 接口，用于从e e p r o m 装载配置信息。 1 0 ) 多达四个局部片选，每个片选的基地址和范围均可用e e p r o m 独立设 定。 第二章数据采集系统硬件殴计与实现 1 1 ) 五个局域总线地址空间，每个局域地址空间的基地址和范围均可用 e e p r o m 独立设定。 1 2 ) 支持b i g l i t t l e e n d i a n 编码字节转换，同时支持从b i ge n d i a nl a n e 模式到 当前字或字节模式。l i t t l ee n d i a n 编码方式：0 a d 7 0 】，i a d 1 5 8 ， 2 a d 2 3 1 6 ，3 a d 3 1 0 。b i ge n d i a n 编码方式：0 a d 3 1 o ， l a d 2 3 1 6 ，2 a d l 5 8 ，3 a d 7 0 。 1 3 ) 局域总线等待状态，除了l r d y i # 产生等待信号外，p c i 9 0 5 2 内部还有一 个等待状态机发生器。 1 4 ) p c i 总线传输速度可高达1 3 2 兆字节秒( 突发3 2 位) 。 2 2 2p c i 9 0 5 2 功能与操作 f 1 ) 初始化 在上电时，p c i 总线的r s t # 信号有效，同时p c i 9 0 5 2 输出局部复位信号 l r e s e t # ，并且检查e e p r o m 是否存在，若存在则p c i 9 0 5 2 根据e e p r o m 内容设 置内部寄存器，否则设为缺省值，p c i 配置寄存器只能通过e e p r o m 或p c i 主机 c p u 进行设置。 ( 2 ) 复位 p c i 9 0 5 2 总线接口r s t # 信号输入有效，将引起整个p c i 9 0 5 2 复位，并输出 l r e s e t # 局部复位信号，p c i 总线上的主机可以通过设置控制寄存器中软件复位 比特来对p c i 9 0 5 2 复位，并输出l r e s e t # 信号。 ( 3 ) 串行e e p r o m 接口 扩展卡上使用的是9 3 c s 4 6 ，还可以使用9 3 l c 4 6 来代替，而不能使用9 3 c 4 6 等器件。9 3 c s 4 6 在每双字读出之后，有一个d u m m y 位，使得它可以连续的 进行输出操作，而不需要进行任何外部操作。9 3 c 4 6 没有这种功能，不能进行连 续的输出。 复位后，p c i 9 0 5 2 开始读串行e e p r o m ，若读出的第一个字非f f f f h ，则 p c i 9 0 5 2 继续读操作，否则认为e e p r o m 无效。对p c i 9 0 5 2 来讲，e e p r o m 的前 四个字节应为5 0 h 、9 0 h 、b 5 h 、1 0 h ，其中9 0 5 0 h 为设备号，1 0 b 5 h 为厂商编号。 ( 4 ) 寄存器访问 p c i 9 0 5 2 内部寄存器可通过p c i 总线主机c p u 和串行e e p r o m 进行访问， 分为p c i 配置寄存器和局部总线配置寄存器。 寄存器：系统b i o s 利用此寄存器为p c i 9 0 5 2 局部配置寄存器的存储器访问 分配一段p c i 地址空间，大小为1 2 8 字节，初始化时，主机对此寄存器写入 f f f f f f f f h ，然后读回f f f f f f 7 0 h ，确定其占用空间为1 2 8 字节。 下面简介几种主要寄存器： 1 2 第二章数据采集系统硬件设计与实现 1 ) 设备与厂商寄存器：位于p c 配置寄存器的起始处，用于标识设备类别及制造 厂家。 2 ) 状态寄存器：状态寄存器包含p c i 总线相关事件信息。 3 ) 命令寄存器：控制设备对p c i 访问的响应。 4 ) 局部配置寄存器存储器访问的p c i 基地址。 5 ) 局部配置寄存器i o 访问的p c i 基地址寄存器：系统b i o s 利用此寄存器为 p c i 9 0 5 2 局部配置寄存器的i o 访问分配一段p c i 地址空间。 6 ) 局部地址空间0 访问的p c i 基地址寄存器：系统b i o s 利用此寄存器为 p c i 9 0 5 2 局部地址空间0 的访问分配一段p c i 地址空问。p c i 主机处理器可 以直接对局部总线上的设备进行读写操作。p c i 9 0 5 2 配置寄存器将访问映射 到局部地址空间。同时片内的读写f i f o 使p c i 9 0 5 2 支持p c i 总线与局部总 线间高性能的猝发传送。p c i 总线主控访问局部总线示意图见图2 5 ： 匡芦匾 。 图2 ，5 p c i 总线主控访问局部总线示意图 ( 5 ) 局部总线i s a 接口模式 p c i 9 0 5 2 包括一个p c i 9 0 5 0 所不具有的新功能，即它直接提供给用户一个 i s a 逻辑接口，保证i s a 到p c i 的平滑转换，i s a 接口支持8 1 6 位存储器或o 设备。通过对e e p r o m 的编程可将p c i 9 0 5 2 置为i s a 接口模式，在i s a 接口模 式下，l r e s e t # 信号由低有效变为高有效，并且局部总线空问2 、3 可配置为无 复用方式。 2 3 电源和复位模块设计与实现 1 3 第二章数据采集系统硬件设计与实现 t m s 3 2 0 v c 5 4 0 9 工作需要的内核电压为1 8 v , i 0 电压为3 3v e p m 7 0 6 4 工作 电压为3 3v s r a m 、a d 5 3 8 0 、a d 7 9 3 4 的工作电压为3 3 、系统需要有稳定的3 3 v 和1 8 v 电压提供。本系统所采用的电源芯片为t i 公司的t p s 7 6 7 d 3 1 8 ，此芯片 是为t i 公司的d s p 专门设计的。该芯片可同时提供3 3 v 和1 8 v 电压输出，输 出电流最大可达到1 a ，同时芯片还提供了延时2 0 0 m s 的复位信号，适合 t m s 3 2 0 v c 5 4 0 9 的复位信号，可以保证t m s 3 2 0 v c 5 4 0 9 上电安全工作。 t p s 7 6 7 d 3 1 8 具体电路连接如图2 6 所示： + e v 2 4c 5 4 0 9 的h p i 口 2 4 1h p i 端口介绍 图2 6t p s 7 6 7 d 3 1 8 电路连接 h p i 是主机与c 5 4 0 9 进行数据交换的8 b i t 并行数据口。该接口在c 5 4 0 9 芯 片上，内部有h p i 地址寄存器、数据寄存器，控制寄存器。h p i 是用8 - b i t 的数 据线传输1 6 一b i t 的数据，可通过设置控制寄存器的相关位控制高8 位和低8 位 一1 4 第二章数据采集系统硬件设计与实现 的传输。h p i 有两种工作方式：一种是主机独占模式( h o m ) ；另一种是主机和 c 5 4 0 9 共享模式( s a m ) 。s a m 是通用的方式，二者都可访问h p i 数据存储器。在 二者产生冲突时，主机有较高的优先权，而5 4 0 9 插入一个等周期。h p i 传输数 据率是每5 个c l k o h t 周期传输lb y t e 。c 5 4 0 9 的h p i 是改良的增强型。 外部主机( h o s t ) 是h p i 的主控者，主机通过它可以读写c 5 4 0 9 的3 2 k 字节 片内r a m 的任何空间。h p i 由三个寄存器组成，分别是：h p i 地址寄存器( h p i a ) 、 h p i 数据寄存器( 1 i p i d ) 、i i p i 控制寄存器( h p i c ) 。其中h p i a 中存放主机寻址的 c 5 4 0 9 片内r a m 地址，h p i c 只能由主机读写；h p i d 中存放数据，当主机读取c 5 4 0 9 片内r a m 时，h p i d 中存放的是从片内r a m 中读取的数据，当主机写c 5 4 0 9 片内r a m 时，h p i d 中存放的是将要写到c 5 4 0 9 片内r a m 的数据，h p i d 只能由主机读写；h p i c 是主机接口控制寄存器，主机和c 5 4 0 9 都可对它进行访问。c 5 4 0 9 主机接口引 脚：h d o h d 7 是h p i 数据总线。h c s 是h p i 片选信号。h c s 是h p i 地址锁存使能 信号，当主机的地址、数据非复用时，将t l c s 接高。h b i - l 是h p i 的字节识别信号， 但是第一个字节是高字节或低字节是由h p i c 寄存器中的b o b 位决定的。i t c n t l o 1 是主机控制信号，控制主机的寄存器读写。h d s l 是h p i 读选通信号，h d s 2 是h p i 写选通信号。h i n t 是h p i 中断输出信号。h r d y 是h p i 异步准备好信号。h r w 是 h p i 读、写信号。 2 4 2 主机加载 所谓加载就是上电时从外部加载并执行用户的程序代码。加载的途径有： ( 1 ) 从外部8 位或1 6 位e p r o m 加载； ( 2 ) 通过h p i 主机接口加载； ( 3 ) 从8 位或1 6 位并行i o 口加载： ( 4 ) 从串行口加载。 本接口电路采用h p i 主机接口加载，因为本电路采用c 5 4 0 9 的主机接口和计 算机p c i 总线通过p c i 9 0 5 2 通信，附带用主机接口加载，减少电路复杂程度及设计 成本。 主机加载具体方法如下： 置m p m c = o ，d s p 进入引导方式。复位之后，c 5 4 0 9 的片内r o m 的引导加载程 序将片内数据存储器地址o x 0 0 7 f 的内容清零，然后置h i n t 为低。引导加载程序