（测试计量技术及仪器专业论文）算术运算电路的通路时延故障测试.pdf

摘要 摘要 本文研究了算术运算电路的通路时延故障测试。半导体技术的高速发展使得 电路集成度和运行速率大增，相应的时延故障测试需求也变得越来越迫切。算术 运算电路包含加法器、乘法器等，在信号处理等领域中应用极为广泛。过去对这 类电路的故障测试集中于呆滞型故障，对萁时延故障的测试少有报道。壶予算术 运算电路性能要求高，对系统的可靠性要求苛刻，时延故障的存在不但影响系统 的运行性能，甚至成为致命的隐患。这类电路的高度集成和简逮运行更易导致时 延故障的濑现。因此，开展对算术运算电路时延故障的测试研究意义重大。 本论文主要研究了时延故障测试序列生成器的算法原理、加法器、乘法器以 及模块化算术运算电路的通路时延故障测试等内容。 本文的主要研究成果和创新之处体现在： 重研究了时延故障测试序列生成器算法原理及硬件实现。由于算术运算电路 中有大量累加器的存在，如果通过对这种已有器件复用设计使其同时能实现测试 序列生成的功能，不仅可以降低硬件开销，而且对其性能影晌降至最低，这特别 适合于内部结构已被离度优纯的、硬件空闻资源极其宝贵的算术运算电路。本文 研究了算法原理及硬件实现并与相关研究结果作比较，表明该方案具有更低的硬 件成本和时间开销。 2 研究了加法器的通路时延故障测试。考虑到条件和加法器及并行前置树型 如法器具有高效的进位传递机制和具有高度规则的结构，且在算术运算电路中广 泛采用，因此本文着重对这两类加法器进行研究。 对条件和加法器电路结构的可测性分析表明，原有结构无法实现通路的完全 可测和难以实现高效的并行测试。本文在萁电路结构特点分析基础上研究了一种 可测性设计，使得其所有通路都能实现单通路可敏化这一最严格的时延故障测试 条件，同时研究了最大可能性的并行测试。这样的方案具有硬件成本低和测试向 量少的优点。在此基虢| l 上，进一步研究了一种学习策略的方法，实现了任意位数 条件和加法器通路时延故障的测试向量生成，有效地解决了这类电路通路时延故 障测试问题。 通过对荠行前置树型加法器的通路作可测性分析，结果表明其所有通路都能 实现单逶路可敏化测试。在此基础上觋究了基于通路选择豹测试方法，选择一组 摘要 基本通路进行测试丽不必对所有通路进行测试。这样，减少了测试黠间，提高了 测试效率。 3 研究了乘法器的通路时延故障测试。通过通路时延故障的可测性分析及关 键通路敏化问题的研究，设计了采用累加器构成荤跳变测试序列生成的通路时延 故障内建自测试测试方案。这种单跳变序列比多跳变序列更具有通路时延故障测 试的强健性。本文方案在测试故障覆盖率和测试向量数之闻做到了良好的兼顾， 仿真结果表明这样的方法具有硬件成本低、测试序列少且又具有较高的故障覆盖 率的优点。 4 研究了模块化算术运算电路的通路时延故障测试。针对当今算术运算电路 具有层次化、模块化的结构设计特点，本文以通路时延故障模型为基础，研究了 采用稚尔可满足性的层次化通路和模块化功能的时延故障测试方法。在实现过程 中采用了高效的优化方法，使得这样的方案特别适合于具有模块化、规则化结构 的算术运算电路，与桶关结果比较表翳减少测试耗时效采是著。 关键调：算术运算电路，内建窦测试，时延故障测试，可测性设诗 a b s t r a c t a b s t r a c t d e l a yf a u l tt e s ti sr e s e a r c h e df o ra r i t h m e t i cc i r c u i t si nt h i st h e s i s w i mt h er a p i d d e v e l o p m e n to fs e m i c o n d u c t o rt e c h n o l o l o g y , t h ei n t e g r a t i o nd e g r e ea n dt h eo p e r a t i o n s p e e da l ei n c r e a s i n gw h i c hl e a dt od e l a yf a u l tt e s tb e c o m i n gi n c r e a s i n g l yc r i t i c a l t h e a r i t h m e t i cc i r c u i t sw h i c hi n c l u d ea d d e r sa n dm u l t i p l i e sa r ew i d e l yu s e di nm a n y d o m a i n ss u c h 嬲s i g n a lp r o c e s s i n g i nt h ep a s t ，m u c ha t t e n t i o nh a sb e e np a i dt os t u c k - a t f a u l tt e s ta n dl i t t l er e s e a r c hh a sb e e nr e p o r t e do nt h ed e l a yf a u l tt e s tf o rt h e s ec i r c u i t s d u et oh i 曲r e l i a b i l i t ya n dp e r f o r m a n c er e q u i r e m e n t ，t h ee x i s t i n go fd e l a yf a u l tc a l ln o t o n l ya f f e c tt h ep e f f e r m a n c e ，b u ta l s od e v e l o pt ob ep o t e n t i a l l yf a t a ld a m a g e t h el l i 曲 i n t e g r t i o na n dh i 薛s p e e do p e r a t i o nc a r lc a u s et h e mt ob em u c he a s i l ys u f f e r e df r o mt h e d e l a yf a u l t s s o ，i n v e s t i g a t i o no fd e l a yf a u l tt e s tf o rt h e s ec i r c u i t si sv e r ys i g n i f i c a n t t h ec o n t e n t so f t h et h e s i si n c l u d ea l g o r i t h md e t a i lo f d e l a yf a u l tt e s tg e n e r a t o r , d e l a y f a u l tt e s to fa d d e r s ，m u l t i p l i e r s ，m o d u l a ra r i t h m e t i cc i r c u i t s ，e t c t i l em a i nc o n t r i b u t i o n s o f t h i st h e s i sa r es u m m a r i z e d 舔f o l l o w s ： 1 n l ea l g o r i t h ma n dd e s i g nd e t a i lo fd e l a yf a u l tt e s tp a t t e mg e n e r a t o rb a s e do n a c c u m u l a t o ri si n v e s t i g a t e d a sa c c u m u l a t o r sa r ec o m m o n l ya v m l a b l ei na r i t h m e t i c c i r c u i t s ，t h er e u s i n go ft h e s ed e v i c e s 懿t e s tp a t t e r ng e n e r a t o r sc a l ln o to r a yr e d u c e h a r d w a r ec o s t ，b u ta l s oa v o i dt h ep e r f o r m a n c ed e g r a d a t i o n 低p r o p o s e ds c h e m ec a l l s u i tw e l lt ot h o s eh i 垂i n t e g r a t i o na n dh 簪d w a r es p a c el i m i t e dc i r c u i t ss u c h 罄a r i t h m e t i c c i r c u i t s t h ea l g o r i t h ma n dd e s i g nd e t a i li sc o v e r e da n dt h ec o m p a r i s o nt or e l a t e dw o r k s h o w st h a tt h ep r o p o s e ds c h e m eh a sl o wh a l d w a r eo v e r h e a da n dl o wt i m ec o s t 。 2 1 1 惦d e l a yf a u l tt e s t so fc o n d i t i o n a ls u n la d d e r sa n dp a r a l l e l p r e f i xt r e e l i k ea d d e r s a r ea d d r e s s e d t h e s et w ok i n d so f 燃g h s p e e da d d e r sa lec o m m o n l yu s e df o rt h e i rh i # y r e g u l a rs t r u c t u r e sa n de a s yi m p l e m e n t a t i o ni nv l s i ad e s i g n - f o r - t e s t a b i l i t ys c h e m ei s p r e s e n t e df o rc o n d i t i o n a ls u ma d d e r sw i t hl o wh a r d w a r ec o s ta n dl o ws i z eo ft e s ts e t w h i c hc a l lg u a r a n t e es i 稳零e - p a ms e n s i t i z a b l et e s t a b i l i t yb ye x p l o i t i n gt h e i rs t r u c t u r a l p r o p e r t ya n dp a r a l l e lt e s t i n g f n l i 8i st h es t r i c t e s tr e q u i r e m e n tf o rp a t hd e l a yf a u l tt e s t a n dc a ng u a r a n t e et h es y s t e mp e r f o r m a n c e f u r t h e r m o r e , al e a l n i n g - b a s e dt e s ts t r a t e g y i sp r o p o s e dw h i c hc a ng e n e r a t ea l lt h en e e d e dt e s tv e c t o r sf o rc o n d i t i o n a ls u ma d d e r s 1 1 1 a b s t 爻a c 下 w i t ha n yi n p u tb i t sa n dc a r li m p r o v et h et e s te f f i c i e n c yb yr e d u c i n gt e s tc o m p l e x i t ya n d t e s tt i m e b a s e do ne x p l o i t i n go fi n h e r e n ts t r u c t u r e s ，t h ep a t hd e l a yf a u l tt e s t a b i l i t yo f t h ep a r a l l e l - p r e f i xt r e e - l i k ea d d e r si sa n a l y z e d t h er e s u l t sd e m o n s t r a t et h a ta l lt h ep a t h s i nt h ep a r a l l e l p r e f i xt r e e - l i k ea d d e r sc a l lb eg u a r a n t e e d s i n g l e - p a t h s e n s i t i z a b l e t e s t a b i l i t y i na d d i t i o n ，ap a t hs e l e c t i o nm e t h o di sp r o p o s e di nw h i c ha m i n i m a ls u b s e to f p a t h si ss e l e c t e da n dt h e r ei sn or e q u i r e m e n tf o ra l lt h ep a t h st ob et e s t e d a sar e s u l t ， t h et e s tt i m ei sm u c hr e d u c e d t h et e s te f f i c i e n c yi sa l s oi m p r o v e d 3 t h ep a t hd e l a yf a u l tt e s to fa r r a ym u l t i p l i e r si sr e s e a r c h e d b a s e do na n a l y s i so f p a t hd e l a yf a u l tt e s t a b i l i t ya n ds e n s i t i z a b l ec o n d i t i o no fk e yp a t h s ，ab u i l t - i ns e l f - t e s t s c h e m ei sp r e s e n t e df o rt h ed e l a yf a u l tt e s to fa r r a ym u l t i p l i e r si nw h i c ha na c c u m u l a t o r i sm u s e dt og e n e r a t eak i n do fs i n g l e i n p u t c h a n g es e q u e n c e sa st e s tp a t t e r n s 。s u c hk i n d o fs i n g l e - i n p u t c h a n g e s e q u e n c e sh a sb e e nd e s i g n a t e d t ob em o r ee f f e c t i v et h a n m u l t i p l e i n p u t - c h a n g es e q u e n c e sw h e nh i g h l yr o b u s td e l a yf a u l tc o v e r a g ei st a r g e t e d 如1 ep r o p o s e ds c h e m ei sw e l lb a l a n c e db e t w e e nt h ef a u l tc o v e r a g ea n dt h en u m b e ro f t e s tp a t t e r n s s i m u l a t i o nr e s u l t ss h o wt h es c h e m eh a sm e r i to fh i g hd e l a yf a u l tc o v e r a g e w i t hl o wh a r d w a r ec o s ta n ds m a l ln u m b e ro ft e s t 4 t h ep a t hd e l a yf a u l tt e s to fm o d u l a ra r i t h m e t i cc i r c u i t si st a r g e t e d b a s e do n e x p l o i t a t i o no fd e s i g nt e n d e n c yt ob eh i e r a r c h i c a la n dm o d u l a rf o rm o d e ma r i t h m e t i c c i r c u i t s ，as a t i s f i a b i l i t y b a s e dp a t hd e l a yt e s ts c h e m ei sp r o p o s e d i ns u c hs c h e m e ，a h i e r a r c h i c a lp a t hd e l a yf a u l tt e s tm e t h o da n dam o d u l a rf u n c t i o n a ld e l a yf a u l tt e s t m e t h o da r er e s e a r c h e d r e s p e c t i v e l yd u r i n gt h er e a l i z a t i o np r o c e s s ，as e r i e s o f o p t i m i z a t i o na l g o r i t h m si sp r o p o s e dw h i c hm a k e ss u c hs c h e m es u i tw e l lt om o d u l a ra n d r e g u l a ra r i t h m e t i cc i r c u i t sa n dt h ec o m p a r i s o nt or e l a t e dw o r ks h o w st h a tt h ep r o p o s e d s c h e m ec a nm u c hr e d u c et e s tt i m e 。 k e y w o r d s ：a r i t h m e t i cc i r c u i t ，b u i l t i ns e l f - t e s t , d e l a yf a u l tt e s t ，d e s i g n - f o r - t e s t a b i l i t y i v 独创性声明 本人声明所呈交的学位论文是本入在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其健人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育桃构的学位或证书两使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名：盔墨 茎差日期：楫月弓。日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) ， 繇锄孚才聊虢俾堀 尽期：彳澎年 胃罗。霉 第一章绪论 第一章绪论 本章主要简述研究目的和意义，概述时延故障测试的背景、发展和国内外研 究现状、本文研究的主要内容安排和创新之处。本课题的研究获得国家自然科学 基金项目“数字信号处理v l s i 实现的可测性设计研究( n o 9 0 4 0 7 0 0 7 ) 1 拘资助。 1 1 本文研究背景和意义 算术运算电路在当今得到了高速发展和广泛应用。大规模集成电路技术的进 步使得算术运算能以硬件实时实现，为以算术运算电路为基础构成的各种信号处 理运算器件的研究和应用开辟了新局面。由于算术运算电路具有实时性强、高度 集成和易于实现嵌入式应用等特点，特别是近年来f p g a 器件所带来的极大发展 和推动，使得算术运算电路已深入到通信、航空航天、雷达、工业控制、网络及 多媒体、消费电子、图形图像处理等众多领域l l j 。 当前持续发展的半导体技术使得算术运算电路测试问题的重要性越来越受到 关注。半导体芯片的集成度仍按摩尔定律持续增长，工艺已进入深亚微米领域。 根据国际半导体工业协会报告，如果不采取有效的测试手段，今后测试的成本将 超过制造的成本。随着技术的进步和市场竞争的加剧，产品市场寿命相对开发周 期变得越来越短，测试对于产品上市时间和开发周期的影响更加突出1 2 j 。 传统上，测试所针对的故障模型往往采用呆滞型故障( s t u c k a tf a u l t ) ，尤其 是单呆滞型故障。由于绝大部分故障现象都能以呆滞型故障来表征，同时因其模 型简单，测试生成也比较容易，所以在过去几十年间，绝大多数的研究都是以这 种故障类型来开展。 随着技术的进步和可靠性要求的提高，时延故障( d e l a yf a u l t ，也称为延迟故 障、时滞故障) 越来越受到关注【3 】。特征尺寸的缩小与运行速率的提高，都使得时 延故障更加易于出现。特别是随着工艺进入深亚微米领域，互连线时延已经变得 越来越不可忽视，甚至可能会超过器件的时延。另外，还存在着工艺、参数导致 的诸如电路串扰时延等现象。根据现今半导体技术发展趋势，特别是在工艺进入。 纳米尺度范围，在今后若干年内时延故障必将成为测试所面临的热点问题【4 5 j 。 从公开的文献看，时延故障的概念最早是在文献 6 】中提出来的，用来描述当 电子科技人学博十学位论文 正常的传输延迟或惯性延迟发生改变时电路的变化情况，延迟过长的门电路或者 传输线是时延故障的根源。时延故障往往并不影响系统低速的逻辑功能，这与以 往的逻辑故障模型有很大的区别，但在系统高速运行时会影响系统的性能并导致 失效。时延故障的存在将导致在某些输入下，电路的一个或多个原始输出在给定 的时间限制内得不到正确的响应。时延故障对系统的影响表现在一定的速率以上 运算出错，系统的数据吞吐和流水定时等性能受到破坏，产品的稳频、超频能力 严重受损。 对于算术运算电路，其时延故障测试必要性显得更加迫切。一方面这类电路 往往比一般器件具有更高的集成度，测试难度加大；另一方面这类电路往往以很 高的时钟速率运行，时延故障的存在对这类电路的影响更加显著。这类电路往往 性能要求很高，要求保证严格的定时( t i m i n g ) 要求和可靠性( r e l i a b i l i t y ) 要求。 随着运行速率的增加，微小的时延故障都可能成为致命的隐患。这种微小故障的 存在甚至会对系统运行造成灾难性的影响和不可挽回的损失。因此，对这类电路 开展时延故障的测试，不但顺应测试技术发展的趋势，而且具有强烈的紧迫性和 必要性。 一般说来，时延故障测试比呆滞型故障测试更具有挑战性，例如： 1 ) 时延故障一般采用门级时延故障模型和通路时延故障模型。门级时延故障 模型难以表述电路中复杂的分布时延，通路时延故障模型虽然能描述电路中的分 布时延但电路中的通路数巨大，并且电路中的绝大多数通路往往不可测。电路要 得到高的通路时延故障覆盖率很困难。 2 ) 时延故障测试的输入需要包含跳变，所以时延故障的测试需要双向量或者 称为向量对。为了获得所必需的双向量测试序列，需要对测试序列生成器作精心 的设计。 3 ) 时延故障测试需要高速测试器，但测试器的工作速率随技术增长的速度远 远落后于产品运行速率的增长。时延故障的内建自测试( b u i l t i ns e l f - t e s t ，简写 为b i s t ) 成为迫切的需求。 从技术发展的趋势看，今后产品的运行速率越来越高，而对可靠性的要求越 来越严格，虽然现今成品的测试中尚未普及时延故障的检测，但今后时延故障测 试必将成为产品质量把关的重要环节。因此，开展时延故障前期理论研究很有必 要性和重要性。 目前，对算术运算电路的时延故障测试方面的工作少有报道。随着超大规模 集成( v e r yl a r g es c a l ei n t e g r a t i o n ，简写为v l s i ) 的算术运算电路在当今各行业中 2 第一章绪论 的普及，开展这类电路的时延故障测试研究，已开始倍受豳际学术界和产业界的 普遍关注，其相关测试理论与方法的研究不仅具有重要的理论意义，而且具有重 要的应用价值。 1 2 时延故障测试简介 时延故障测试的基本思想是在电路输入施勰跳变，并研究采用各种措施使其 能传播到电路输出作观测，所以时延故障的测试序列一般采用双向量或者向量对 ，其中确为初始化向量，用来初始化电路中各节点的状态；v 2 则用来产 生需要的跳变来激发相应的时延故障。图1 1 给出了时延故障测试的硬件模型 7 1 。 时钟c l 、c 2 分别为输入锁存器和输出锁存器的输入时钟，其时钟周期为殆， 中间的组合网络为待测的组合电路部分。假定测试向量对为 。时钟铆在t o 时刻经输入锁存器将输入向量致送入被测的组合电路，待电路的各点状态稳定之 螽，在南时刻输入班。如果电路的工作时钟周期为f ，则在辑l + r 时刻壶时钟 晚将组合网络的输如锁存到输出锁存器中。将输出的状态和预期的逻辑值相比较 可判断被测电路中是否存在时延故障。 输入 ；堡一。；。l ； t ot l t 2 图i 1时延故障测试的硬件模型 输出 对时延故障测试的研究一般基于两种时延故障模型：门时延故障模型【8 d o j 和通 路时延故障模型【l 。其他模型例如跳变时延故障模型( t r a n s i t i o nd e l a yf a u l t m o d e l ) 1 2 - 1 4 】和段时延故障模型( s e g m e n td e l a yf a u l tm o d e l ) 1 5 , 1 6 1 往往是这两种模 型的扩展。门时延故障模型描述由电路中单独某个元件过大延迟引起的电路在时 闻特性上的不正确表现。一个门时延故障的尺寸定义为它超出该元件正常延迟范 围的大小。作为门时延故障模型的特铡，人们进一步提出了跳变时延故障模型。 3 电子科技人学博十学位论文 在跳变时延故障模型下定义的时延故障尺寸被认为足够大到使得所有经过该故障 点通路的传输时延都超过了给定时钟周期限制。门时延故障模型的缺点是只能用 来检测局部非常大的时延故障，而电路时间特性的失效行为往往是由许多稍大的 延迟累积起来产生的。通路时延故障模型是比门时延故障模型更具一般性的时延 故障模型，有利于处理分布时延故障，因此使用得更普遍。在通路时延故障模型 下，根据系统时钟周期限定统一的测试采样时刻，对任一测试，只要在这一时刻 输出端预期的跳变尚未到来，就认为所测的通路存在时延故障。引起通路时延过 大的原因有可能是局部元件过大的延迟，也有可能是分布在多个元件上稍大的延 迟。段时延故障模型则是在门时延故障模型和通路时延故障模型之间的折衷，通 过将电路通路作长度可调的段划分，对每段的时延分别进行测试，以避免通路 时延故障模型的通路数过大以及门时延故障模型难以描述分布时延的问题。除了 前面所提到的门时延故障模型、通路时延故障模型等之外，有关文献从其他角度 对时延故障模型作了研究。例如，文献i 1 7 】对嵌, n i p ( i n t e l l e c t u a lp r o p e r t y ) 芯核提 出了一种基于二元判定图( b i n a r yd e c i s i o nd i a g r a m ，简写为b d d ) 的符号通路模 型。文献【1 8 和文献 1 9 贝j j 提出了一种耦合时延故障模型，适合于高层次级内嵌i p 的模块电路。文献【2 0 】提出了一种传播时延故障模型，用来对描述每个门的集中门 时延缺陷和在故障传播通路上的分布时延缺陷作测试。文献【2 1 对通路时延故障检 测提出了一种模糊模型。这些模型对于特定类型的电路具有更好的适应性。 采用何种通路敏化方法是通路时延故障测试生成的关键问题之一。早期的时 延故障测试使用一种非常严格的通路敏化条件1 2 2 j ：单通路敏化( s i n g l e p a t h s e n s i t i z a b l e ) ，它要求从电路的原始输入送入的跳变信号只能沿着一条通路传播到 原始输出，从而可以直接测量该通路的传输延迟。然而，单通路传播跳变信号的 条件苛刻，导致它的敏化范围极低。在基于通路时延故障模型的时延故障测试中， 一个非常重要的概念就是强健测试( r o b u s tt e s t ，本文第二章有定义) 。强健测试 的通路敏化条件保证了目标通路时延故障的测试与电路中其他通路信号的时延无 关。也就是说，若一条通路p 存在一个关于它的强健测试n 那么无论电路中其他 通路是否存在时延故障，r 都能检测到p 上的时延故障。因此，人们希望尽可能找 到通路的强健测试，在这方面做了大量工作【z 豫7 。然而研究结果表明，在许多实 际电路中强健可测的通路在总通路中所占比例很小。于是，人们提出非强健测试 ( n o n r o b u s tt e s t ) 的概念来检测不是强健可测的故障1 2 8 , 2 9 j 。非强健测试的有效性 是与电路的时延分配相关的，在电路中存在其他通路时延故障时，非强健测试有 可能失效( i n v a l i d a t i o n ) 1 3 0 l 。非强健测试相对于强健测试提高了故障覆盖率，但 4 第一章绪论 在一般的电路中，强健可测和非强健可测的通路所占比例依然很小1 3 1 皿】。因此， 对于某些电路采用可测性设计方案可以使得电路中的通路时延故障大部分或全部 成为强健可测的，当然这需要增加额外的硬件，需要在故障覆盖率和硬件成本之 间作折衷。研究表明电路中有一类通路上的时延变化并不会对电路最终输出信号 的时延产生影响，这类通路被称为功能冗余( f u n c t i o n a lr e d u n d a n t ) 3 3 】的通路， 可以不必测试。文献 3 3 】归纳了对通路分类的方法，将电路中的所有通路分为：强 健可测、非强健可测、功能可敏化( f u n c t i o n a ls e n s i t i z a b l e ) 及功能冗余。 使用通路时延故障模型所面临的一个严重的问题是：电路的总通路数将通常 随着电路的规模大小按指数率增长，试图测试电路中的每一条通路是很困难的瞰j 。 这意味着必须选择所有通路的一个子集来进行通路时延故障测试。如果对通路的 选择不当，将成为通路时延故障测试的瓶颈。文献 3 5 】提出了对不可测关键通路上 的最长可测段作强健测试以此来覆盖不可测关键通路上故障的方法。文献 3 6 1 研究 了对每个门选择k 个最长通路的自动测试向量生成( a u t o m a t i ct e s tp a t t e r n g e n e r a t i o n ，简写为a t p g ) 方法。文献 3 7 】则研究了在判定图组合下关键通路的蕴 涵选择。 时延故障的可测性分析和可测性设计是时延故障测试中的重要内容。文献 3 8 】 研究了组合电路强健可测的必要与充分条件，以及电路为此作可测性综合的问题。 文献【3 9 】研究了宏模块电路时延故障的可测性问题。文献 4 0 】研究了时延故障测试 中扫描寄存器的设计，其优点是快速施加测试向量、高故障覆盖率和对系统较低 的性能影响。文献 4 1 1 研究了对大型组合电路作测试点插入的可测性设计。文献 4 2 】 对触发器添加可测性设计逻辑，使得在l o s ( l a u n c h o n s l l i r ) 扫描时延测试中能 够采用慢速扫描使能信号。 算术运算电路具有自身的结构特点，例如对于一个1 6 1 6 的阵列乘法器，通 路数将高达1 9 8 10 2 0 ，前述的通路选择方法很难使用。对于算术运算电路的通路 时延故障测试，如何采取有针对性的方法，将成为本论文研究的重点。 1 3 国内外研究现状 1 3 1 国外研究现状 算术运算电路中最主要的运算就是乘加操作，例如在数字信号处理器中的算 术逻辑单元配置有专门的硬件乘法器和累加器，以完成诸如卷积、快速傅立叶变 电子科技人学博十学能论文 换、小波变换等运算处理。另外，减法与除法操作通常可分别出加法、乘法变换 而得。 由于算术运算电路的重要性，国外对其测试开展了较多的工作。文献 4 3 ，4 4 】 分别研究了条件和加法器的呆滞型故障和单元故障的测试。文献【4 5 】研究了高速浮 点加法器的测试。文献【4 6 】对在线乘法器研究了两种可测性设计方案。文献【4 7 】研 究了用于伽罗华域g f ( 2 删) 上阵列乘法器并发错误的检测。文献 4 8 ，4 9 研究了以计数 器构成测试生成器的乘法器内建翻测试方案。文献芦o 】研究了以现实单元时序故障 模型( r e a l i s t i cs e q u e n t i a lc e l lf a u l tm o d e l ，简写为r s c f m ) 为基础的乘法器内 建囱测试方案。文献 5 1 ，5 2 】则分剐研究了b o o t h 阵列乘法器的测试与可测性设计。 文献【5 3 】研究了并行乘法器与除法器的故障检测技术。文献【5 4 】对固定宽度数据通 路中乘法器的测试性质作了研究。文献【5 5 】对浮点迭代阵列除法器研究了在线测试 方法。文献【5 6 】对一类高速除法器的测试作了硪究，并提出了可测性设计方法。文 献【5 7 】对数据通路中的移位器累加器组合提出了一种确定型的b i s t 方案。文献 5 8 】 则研究了算术逻辑单元a l u 实现快速、易测的方法和设计。总结上述这些研究， 可以看出国外对于算术运算电路的测试研究虽然十分活跃，但是这些研究针对的 并不是时延故障。 近年来，国外开始也现对算术运算电路时延故障测试的研究。文献 5 9 ，6 0 研究 了类加法器( 如进位选择加法器、纹波进位与超前进位加法器) 通路时延故障 测试集的下界。文l f t 楚 6 1 对阵列乘法器和除法器电路采用多路器作结构分割以减少 测试通路数的可测性设计。在仅有的这些研究中，存在的阌题是并没有针对电路 结构作具体的测试研究。例如，文献 5 9 ，6 0 仅仅讨论了部分加法器的测试集复杂度。 总体说来，对于算术运算电路的时延故障测试，国外尚处于起步阶段，报道极少。 1 3 2 国内研究现状 经过近二千年来的努力，国内对集成电路测试的研究取得了比较显著成果。 例如，出现了大量从事测试工作的专门技术人才，发表出版了集成电路故障测试 方面众多有价值的论文、著作等。但是，因内对于时延故障测试研究的从业人员 较少，其研究内容大多集中予对电路中串扰引起的时延故障作理论分析和仿真研 究1 6 2 删。 对于算术运算电路的测试，国内开展了比较有针对性的工作。曾平英等研究 了基于模块化结构的位加法器的测试生成【醚l ，李多琶麟等研究了基于单元故障模 6 第一章绪论 型的树型加法器的测试 6 6 1 ，曾平英等研究了阵列乘法器的测试生成【6 7 6 钔，方建平 等研究了b o o t h 乘法器的b i s t 方法眇j ，张弘等研究了通用乘法器i p 核的可测性 设计【7 0 1 ，雷绍充研究了乘法器核的c 可测性【7 l 】。由此可见，对于算术运算电路， 国内开展的仍然是呆滞型故障测试，对其时延故障测试的相关研究尚不多见。 总结国际国内在算术运算电路测试方面的研究，可以看出虽然对呆滞型故障 测试的研究比较活跃，但是其中有关时延故障测试的工作少之又少。国外目前已 经开始出现这方面的初期研究，而国内对此尚很缺乏。因此，本论文开展这方面 的选题，主题集中，针对性强。 结合国际国内的研究现状，分析结果表明时延故障测试在深亚微米领域将成 为故障测试的重要内容，其成果将对其他故障如固定开路故障、桥接故障、漏电 流故障等的研究有着推动作用。随着半导体技术的快速进展，系统运行速率的提 高和特征尺寸的进一步缩小，使得时延故障的影响及重要性越来越突出，时延故 障的重要性必将激发人们对其研究的浓厚兴趣。本文开展算术运算电路的时延故 障测试，就是顺应这种发展趋势，意义明显。 1 4 本文主要工作及结构安排 本文针对算术运算电路，分析和研究了时延故障测试向量生成器的算法原理 及实现、加法器、乘法器以及模块化算术运算电路的通路时延故障测试等理论和 实际问题。具体工作如下： 1 ) 研究了以系统已有器件如累加器构成时延故障测试向量生成器的算法原理 及硬件实现。测试向量生成器在内建自测试中不可缺少，本文通过对系统中这种 已有累加器的复用设计使其另外具备测试向量生成的功能。这样，在系统正常工 作时完成通常的累加运算，在测试时又可充当测试序列生成器，避免了系统在内 建自测试时添置额外复杂的测试序列生成器，节省了硬件开销。另外也避免了额 外测试序列生成器添置造成对系统的性能影响，特别适合于算术运算电路这种高 度结构优化导致硬件空间资源极其宝贵的电路。额外的硬件附加往往需要对整个 系统作设计上的修改，不但增加额外的时间开销，而且还难以同时保证系统的运 行性能。本文的方案则有效避免了这样的问题，其切入点是利用系统中已有器件 复用设计构成测试生成器，硬件成本低、性能影响小，优势明显。 2 ) 研究了加法器的通路时延故障测试。加法器是算术运算电路的基本器件， 算术运算电路普遍采用条件和加法器( c o n d i t i o n a ls u ma d d e r ) 以及并行前置树型 7 电子科技大学博十学位论文 加法器( p a r a l l e l p r e f i xt r e e 1 i k ea d d e r ) 等具有高度规则结构和高速进位的加法器。 本文对这两类加法器的通路时延故障测试作了研究，具体的工作为： 对条件和加法器的通路时延故障可测性作了研究。由于原有结构难以实现高 效的时延故障测试，本文在对其结构特点作分析的基础上研究了一种低成本的可 测性设计方案，使得其所有通路都能实现单通路可敏化这种时延故障测试中最严 格的测试条件，同时研究了最大可能性的并行测试。这样的方案具有硬件成本低 和测试向量少的优点。在此基础上，进一步研究了一种学习策略的方法，利用不 同位数条件和加法器在结构上的高度相似性和规则性，实现了任意位数的条件和 加法器通路时延故障测试向量的生成，使得测试难度下降，测试时间缩短，测试 效率提高，有效地解决了这类电路的时延故障测试问题。 研究了并行前置树型加法器电路通路时延故障的测试，可测性分析结果表明 这类电路其所有通路都是单通路可敏化的。在此基础上，研究基于通路选择的测 试方法，通过选择一组基本通路进行测试，使得其他通路不必进行测试，而其时 延可以通过所选择测试的通路计算而得。这样，既减少了测试通路数，又减少了 测试时间，提高了测试效率。 3 ) 研究了阵列乘法器通路时延故障的测试问题，研究了一种低成本的通路时 延故障内建自测试方案。通过分析乘法器结构及通路时延故障的可测性及关键通 路的敏化问题，研究了采用累加器来构成单跳变测试序列生成的通路时延故障内 建自测试方案。这种单跳变序列一方面比多跳变序列的数量要少，另一方面比多 跳变序列能更有效的避免时延故障测试的失效问题。仿真结果表明这种方法在测 试向量数少的情况下实现了高的故障覆盖率，提高了测试有效性并节省硬件成本。 4 ) 对模块化算术运算电路研究了采用布尔可满足性的通路时延故障测试方 法。进一步细分，包含了两方面的内容： 其一，研究了基于布尔可满足性的层次化通路时延故障测试方法。通过充分 利用电路的层次化结构特点，利用模块级的通路判定及预置的模块通路时延故障 测试可满足性子式，从高到低层次化的实现了关键通路的判别及子式生成。另外 通过利用电路的时延测试条件蕴涵，并将其转化为相应的约束子句，以利于将冲 突尽早提前，减少搜索空间。实际实现中将已有的判别模块储存起来，作为子式 学习库，避免重复判别，极大的加快了子式的提取且降低了求解的规模和难度。 这种方案具有测试时间短、效率高，特别适合于算术运算电路的层次化设计。 其二，针对现代算术运算电路趋向于采用模块化的设计，研究了基于布尔可 满足性的模块化功能时延故障测试方法。这种方法采用模块级通路，克服了传统 8 第一章绪论 的门级时延故障难以检测分布时延以及通路时延故障的门级通路数庞大的问题。 结合电路的模块化结构，本方法将时延故障测试问题转化为模块功能时延故障子 式的可满足性问题。通过将电路模块化划分，一方面减少了问题的规模，使得子 式的建立和求解更为容易；另方面，若某模块的功能时延故障子式不满足，则 避免了对后继模块子式生成和求解。这种模块化划分，引入了模块输入输出约束， 更利于有效测试解的生成。另外，由于电路的模块化划分，各模块的解范围大为 缩小，本文采用特定解代入子式判断可满足性的优化方法，加快了解的生成。该 方案与相关结果比较表明所需时间减少效果明显。 本文的结构安排如下： 第一章绪论 介绍本文的研究背景以及国内外的研究现状。 第二章通路时延故障测试的分类 介绍通路时延故障测试的基本概念和单通路时延故障测试的分类。 第三章时延故障测试序列生成器算法原理及硬件实现 本章讨论了以系统中累加器的复用设计构成