（通信与信息系统专业论文）dsp实现连续语音控制静噪系统.pdf

中文摘要 连续语音控制静噪系统( c t c s s ) 是一种将亚音频附加在音频信号中一起传 输用来静噪和同频道复用的技术，在各种无线通信设备中有着广泛的运用。连续 语音控制静噪系统以往都是通过专用芯片来实现，随着通信芯片d s p 的快速发 展和d s p 芯片性能的提高，专用芯片来实现c t c s s 的方案逐渐被舍弃，加上无 线通信设备的数字化趋势，用d s p 芯片来实现c t c s s 有着非常重要的意义。 本论文首先介绍了连续语音控制静噪系统的基本概念，分析了为什么采用 d s p 芯片替代专用芯片来实现它，并介绍了如何选用d s p 芯片即d s p 芯片的选 型问题。 其次，从分析电台中原有静噪系统的实现及其功能入手，确定了替代者即 d s p 系统的功能和接口。在此基础上，设计了d s p 系统各部分的硬件电路并确定 了对硬件系统核心d s p 芯片的工作状态如何进行设置。 再次，介绍了亚音频解码所采用的算法g e o t z e l 的基本原理，并根据本设计 中的具体情况对算法做出了一些改进，同时也叙述了在算法实现过程中需要解决 的一些问题。 在上面的基础上，分析了如何进行d s p 软件的设计，主要包括有对亚音频的 编码和解码的实现。 最后，介绍了d s p 独立系统引导过程的设计。 关键词：连续语音控制静噪系统d s pg e o t z e l 算法引导 a b s t r a c t c o n t i n u o u st o n ec o n t r o l l e ds q u e l c hs y s t e m ( c t c s s ) i sat e c h n o l o g yw h i c h t r a n s m i ts u b a u d i of e q u e n c ys i g i n a lw i t ha u d i of r e q u e n c ys i g i n a t os q u e l c ho r m u l t i - u s et h es a m ef e q u e n c yc h a n n e la n di ti sw i d e l yu s e d ei nv a r i o u sw i r e l e s s c o m m u n i c a t i o nf a e i l i t y c t c s sw a sr e a l i z e db ys p e c i a lc h i p sb e f o r ea n dt h em e t h o di s g r a d u a l l ya b a n d o n e dw h e nt h ec u r r e n c yc h i pd s p i sd e v e l o p e dw i t hh i g hs p e e da n d g r e a t l yp r o v e di np e r f o r m a n c e t h e r e f o r e , i th a si m p o r t a n tm e a n i n gt or e a l i z ec t c s s b y d s e f i r s t , t h i st h e s i si n t r o d u c e sb a s i cc o n c e p to fc o n t i n u o u st o n ec o n t r o l l e ds q u e l c h s y s t e ma n dt h er c a s o nu s i n gd s pr e p l a c i n gs p e c i a lc h i pt or e a l i z ei t a n dh o w t o c h o i c et h ed s p c h i pi si n t r o d u c e d s e c o n d l y , t h ef u n c t i o na n dt h ei n t e r f a c eo ft h ed s ps y s t e mi s c o n f i r m e db y a n a l y z i n gt h ef u n c t i o na n d t h es t n g o 盯eo fo r i g i n a ls q u e l c hs y s t e m o nt h i sb a s i s ，e a c h p a r to ft h ed s ps y s t e m sc i r c u i ti sd e s i g n e da n dt h ew o r k i n gs t a t eo ft h ed s pi s c o n f i r m e d t h i r d l y , t h eb a s i ct h e o r yo ft h eg e o t z e la r i t h m e t i cu s e di nd e c o d i n gs u b - a u d i oi s i n t r o d u c e d t h ea r i t h m e t i ci si m p r o v e do nt h i ss y s t e m s o m ep r o b l e mw h i c hm u s tb e s o l v e di nt h er e a l i z i n go f t h ea r i t h m e t i ci sd e s c r i b e di nt h i st h e s i s h o wt od e s i g ns o f t w a r eo nt h ed s ps y s t e mi sa n a l y z e do nt h eb a s i so ft h ea b o v e a r t i c l e t h em a i nw o r ko f t h es o f t w a r ei sc o d i n ga n d d e c o d i n gt h es u b - a u d i o f i n a l l y , h o wt od e s i g nt h eb o o t l o a d i n gp r o c e s so f t h ed s ps y s t e mi si n t r o d u c e d k e yw o r d s ：c o n t i n u o u st o n ec o n t r o l l e ds q u e l c hs y s t e m ( c t c s s ) ，d s p , g e o t z e la r i t h m e t i c ，b o o f l o a d 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得墨洼盘茎或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：舛留 签字日期 沙p 参年2 月心日 学位论文版权使用授权书 本学位论文作者完全了解盘盗盘堂有关保留、使用学位论文的规定。 特授权鑫洼盘茎可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名埒亏 签字日期： - 眸1 月日 导师签名： 签字日期：日 ； 月 二 窃 年梅 天津大学硕士学位论文 第一章课题概述 1 1 本课题的任务 第一章课题概述 所有的调频接收机都有一个静噪系统，因为在采用鉴频器解调( 非相干解调) 的调频接收机中，当没有输入信号时，鉴频解调会输出幅度较大的白噪声。这些 噪声经音频放大器放大后，输出很大的“哗一”噪声，人们形象称之为“流水 噪声”。为去除这些噪声，传输语音的调频接收机中，不得不加入静噪电路，在 无输入信号或者输入信号很弱时，静噪系统关断音频输出，保持输出安静。 本项目委托单位生产的铁路通用电台中的静噪系统采用数模混合电路来实 现：其中信号的缩放采用集成运放实现，亚音频信号的编解码由f x 4 6 5 芯片完 成。f x 4 6 5 芯片是用来实现c t c s s 的专用芯片，它是一款数字集成芯片。但是 由于集成化的需要，这款功能单一的芯片已经开始被淘汰，产量越来越少，因此 价格也越来越高，所购芯片的次品率也比较高。在这种情况下，采用其它的方案 替代f x 4 6 5 来实现亚音频的编解码已经成为一个十分紧迫的问题。 委托单位的电台使用f x 4 6 5 芯片来实现亚音的编解码。f x 4 6 5 是一款半双 工的数字芯片，即在同一时刻只能对一个亚音进行编码或者解码。在编码之前或 解码之后，f x 4 6 5 会用一个带通滤波器来滤掉其它频率的信号。在7 1 2 的电台中， 需要同时编( 解) 码两个亚音，因此需要两片f x 4 6 5 芯片来完成这个工作。 f x 4 6 5 的引脚如图i i 。f x 4 6 5 的2 4 引脚用来接受解码输入信号，即包含亚 音频和音频的模拟信号。1 6 引脚用来输出编码输出信号，即产生的指定的亚音 波形。1 3 引脚用来输出解码反馈信号来通知主控制芯片是否检测到指定的亚音， 如果为低电平则表明检测到了，否则没有检测到。f x 4 6 5 可以通过串行模式或并 行模式来与主控制芯片进行通信，在本电台中使用的为串行通信方式。它通过三 根引脚来实现串行通信，其中引脚4 为串行锁存信号，引脚7 为串行数据口，引 脚8 为串行时钟。f x 4 6 5 的其它引脚在这里不再详述。 天津大学硕士学位论文第一章课题概述 v v 图1 - 1 f x 4 6 5 引脚图 f x 4 6 5 通过上面所说的三根串行通行线从主控制芯片接受指令，其串行时序 如图1 - 2 。在串行时钟的作用下，f x 4 6 5 从串行数据线一位位的读入命令字，然 后在一个高电平锁存信号的作用下，f x 4 6 5 完成一个字节数据的读入。因此，在 锁存信号到来的前8 位数据为f x 4 6 5 接受到的有效数据。 图1 - 2f x 4 6 5 串行通信时序 f x 4 6 5 从串行口接受的指令包括需要编( 解) 码亚音的频点及f x4 6 5 是编 码还是解码状态的选择。命令字节的低六位为亚音频点的索引号，最高的一位为 编( 解) 码状态选择位。f x 4 6 5 总共能解码4 7 个频点的亚音。 由以上分析可知，在电台主板上，f x 4 6 5 和其它模块的接口为：解码输入信 号线，串行通信1 2 1 包括时钟信号线、锁存信号线、串行数据信号线，解码反馈信 天津大学硕士学位论文 第一章课题概述 号线和编码输出信号线。 电台主板上两个4 6 5 片子的解码输入信号线、串行时钟线和串行数据线都是 共用的，但各用一条锁存信号线用来锁存不同的命令字；同时，各用一根解码反 馈信号线告知主控制芯片两个不同亚音的解码情况；各有一根编码输出信号线。 由上面的分析可知，本课题的任务是用新的电路来替代原来的静噪系统，而 且在接口上要与原来的静噪系统保持一致。 1 2 方案分析 1 2 1 静噪方式比较 静噪电路主要有三种实现方法：连续语音控制静噪、噪声静噪和载波检测静 噪。 连续语音控制静噪系统( c r e s s ，c o n t i n u o u st o n ec o n t r o l l e ds q u e l c h s y s t e m ) ，俗称亚音频，是一种将低于音频频率的频率( 6 7 1 - i z - 2 5 0 3 h z ) 附加在音频 信号中一起传输的技术。人类话音绝大部分能量集中在3 0 0 h z 3 0 0 0 h z 频率之 间，人们在对话音信号进行调制前，通常在话音信号频率低端( 3 0 0 h z 以下) 加入 单音( 即亚音频信号) ，然后再送去调制发射出去。我方在电台中设置亚音频的 判别，当接收机对接收信号进行中频解调后，亚音频信号经过滤波、整形，输入 到控制器中，与本机设定的亚音频进行比较，如果信号中亚音频与本机中设置一 样则打开音频电路，放出声音。如果信号中不含亚音频或者所含亚音频与本机设 置不一样，即使接收到信号，也不打开音频电路。 噪声静噪是利用噪声的强度来控制静噪。f m 接收机在没有r f 信号时，输 出幅度较大的白噪声。而当r f 信号增强时，因为鉴相器的压噪特性，使噪声电 平降低，直到几乎消失。我们利用这一特性，检测噪声电平，噪声电平高于某一 门限值，就关闭音频电路，否则打开音频电路放出声音。 载波静噪是利用接收到的载波的强度来控制静噪。在f m 接收机中，鉴频器 前总是要有限幅电路。理论及实践均表明，限幅电路的电流与输入信号强度的对 数在相当大的范围内成正比。检测此电流即可得出输入信号的强度。很多f m 接 收i c 均给出此输入信号强度信号( r s s i ) 。此信号可被用载波检测静噪。 噪声静噪方式电路较简单，一般的窄带f m 接收中都为噪声静噪配置有音频 放大器( 噪声提取滤波) 和简单的施密特比较器，外接很少的元件就可构成完整的 f m 噪声静噪接收机，民用f m 接收机几乎都用这种静噪方式。我们知道f m 鉴 频特性之一就是噪声的门限效应，在输入r f 门限值附近，噪声输出幅度曲线正 天津大学硕士学位论文 第一章课题概述 好转折，非线性。如果接收机灵敏度值正好在此门限值附近，则噪声静噪电路调 试较困难，静噪开启电平和回滞深度较难折衷。对电台操作者来说，就要多次调 节面板的静噪电位器。否则，容易出现电台收不到或者不能静噪或者出现时断时 续的现象。 连续语音控制静噪和载波静噪接收机，机内电路已设置好静噪开启灵敏度， 无需面板上的静噪电位器。但是为接收更微弱的信号，特别是导频静噪接收机要 接收无亚音发射的电台信号，需要有静噪关这一功能，对应地面板要设有“静噪 关”这一按键或旋钮位。 连续语音控制静噪电路最为复杂，但亚音静噪接收杌抗机内机外杂散干扰能 力最强，只要不解调出亚音，信号再强也不会使静噪开启。 委托单位的电台中原有的静噪系统采用的是连续语音控制静噪，主要用 f x 4 6 5 芯片来实现。为了保持电台中其它电路基本不变，在替代电路中我们同样 采用连续语音控制静噪来实现静噪。 1 2 2 硬件实现与软件实现 我们首先比较模拟电路实现和数字电路实现两种方式。在信号检测方面，数 字电路较模拟电路具有更大的优势： 1 数字电路可靠性和稳定性要高，模拟电路容易受电阻、电容、运算放大 器或是温度变化的影响，而数字电路则很少受器件使用时间和温度的影响。 2 数字电路的精度更容易满足设计要求。信号处理系统可以通过a d 变换 的位数、处理器所采用的变量长度和适当的算法达到很高的精度要求。 3 数字电路还有一个优点那就是集成度高，体积小。数字信号处理器通过 超大规模集成电路实现，相对使用大量的模拟器件完成同一任务来讲，数字信号 处理器的成本是很低的，且占用空间也会小很多。 在数字电路设计方案中，完成所需功能的专用芯片已渐被淘汰，而通用芯片 相对于专用芯片具有功能的多样性和用途的广泛性，因此我们需要选择适合的通 用芯片替代专用芯片来实现c t c s s 的功能。在现有的通用芯片中，采用d s p 芯 片最适合，其优势为： 1 d s p 芯片在算法运算上具有优势。本课题的主要任务在于完成亚音信号 的检测和处理，需要采用一些数字信号处理的算法来实现，而d s p 芯片专为数 字信号处理而设计，硬件上支持很多种算法的运算。 2 d s p 芯片的运算速度快。d s p 芯片的很多运算指令都是单指令周期的， 它可以在一个指令周期内完成一次乘加指令。 3 d s p 芯片可软件编程，具有很好的灵活性和很强的功能扩展性。在设计 天津大学硕士学位论文第一章课题概述 好的数字硬件电路上，对信号的各种处理都是通过程序来实现，而当处理方法和 参数发生变化时，处理系统只需通过改变软件设计以适应相应的变化。而当需要 增加系统的功能时，一般只需要在软件上加以升级即可实现。比如在电台中有一 块编解码1 9 6 0 h z 音频的芯片，它具有f x 4 6 5 同样的问题( 芯片被淘汰，价格高， 次品率高) ，采用d s p 芯片的话则可以同样替换该芯片来实现音频编解码的功能。 这样，如果采用d s p 芯片，则可以将系统中所有信号检测和信号编解码的功能 都用d s p 芯片来实现，当然其它功能的d s p 实现不在本论文的讨论范围之内。 1 2 3 解码算法比较 当采用d s p 芯片来实现静噪之后，那么采用什么算法来实现亚音频的解码 便是软件设计中最重要的问题。亚音频的解码即对混在音频信号中的亚音信号的 检测。通过计算指定频点的亚音的幅频值可以检测出亚音是否存在。计算幅频值 一般可采用f f t 算法，但是在本课题中需要解码的亚音频点个数很少，可以采 用一种叫g e o t z e l 的算法。 1 3 总体方案 通过上面的课题任务介绍和方案分析，本设计中选用d s p 芯片来实现静噪 系统，采用连续语音控制静噪系统来实现静噪，亚音频的解码算法采用g e o t z e l 算法。 本系统的硬件平台主要包括d s p 芯片、电源电路、a d d a 电路、外部存储 器电路等部分。在硬件系统中，核心芯片为d s p ，用来实现数字信号的处理。由 入一 出一 图1 3 系统的硬件结构 于采用数字系统实现信号的检测和产生，系统中必须有a d c 和d a c 电路来实现模 数和数模转换。在解码时，a d c 将待检测的模拟信号采样后转化为数字信号传送 给d s p 芯片；编码时，d a c 将d s p 芯片产生的波形幅度值送给d a c 转化为模拟信 号并输出波形。f l a s h 用来保存系统的程序和数据，这样在系统掉电后程序和 天津大学硕士学位论文 第一章课题概述 数据不会丢失。j t a g 仿真接口用来在p c 机上调试d s p 的程序。系统的硬件结 构如图1 - 3 所示。 软件系统分为这几部分：通信模块，负责与电台主控制芯片通信，接收它的 指令；命令分析和处理模块，负责分析接收到的信令，根据信令中的指令，分别 调用其它模块去执行命令；编码模块，负责编码亚音频；解码模块，负责对亚音 频进行解码。软件系统的总体结构如图卜4 所示。 输出指定频点 mf 齄加措“ 波形 i 命令分析 一骊僻叫珈悄俣狄 i - - - - - - - - - - - - - - - - - - - - - - - - - 一 l 通信l 和处理模 输出解码反馈 p 块r 块 一妞m i 磊互；i ： 信号 图1 4 软件系统的总体结构 关于系统硬件和软件的详细设计见第二章和第四章。 1 4 本课题的主要工作 在确定了d s p 芯片后，则需要根据所需要实现的功能进行d s p 系统硬件和 软件的设计，其主要工作任务如下： 1 研究了通用电台的硬件电路和它的静噪系统的工作流程，确定了电台其 它硬件部分和d s p 系统之间的接口。 2 完成了d s p 硬件平台的设计。进行了其它器件如a d c 、d a c 、f l a s h 等器件的选型，根据它们的芯片资料和所要实现的功能设计出原理图和p c b 图， 通过调试修改，使硬件平台运行十分稳定可靠，能够满足系统功能和软件设计的 要求。 3 完成d s p 系统的软件设计。根据实现功能使用f i r 滤波器进行带通滤波， 使用g o e r t z e l 算法计算亚音频的功率谱，并用定点方式以汇编实现，然后在软件 仿真平台上调试运行以确定其能实现预期的功能。由于实际信号中噪声的干扰， 在信号的功率谱检测中，我们采用了多次检测判别的方法。 4 根据指标要求进行系统调试直到通过。用d s p 系统替换原来系统与电台 相连接，调试运行在软件仿真平台上通过的代码，根据指标修改算法中的各项参 数直到d s p 系统的软件设计满足指标的各项要求。这个步骤和3 步骤是一个不 断循环的过程，因为算法在实际调试中可能发现并不能满足要求，这时就需要选 择新的算法或者对原来的算法进行大的修改或优化或补充直到满足要求。 天津大学硕士学位论文第二章系统的硬件设计 第二章系统的硬件设计 本设计中，系统的硬件设计依赖于其所应实现的功能和它与电台的接口，而 本系统的功能和接口应和它所替换的静噪系统基本致。在第一章中已经分析了 原有静噪系统的功能和接口，在本章中，将具体分析d s p 系统的总体功能和接 口，介绍d s p 的选型，再详细描述系统各个部分的设计。系统的总体硬件结构 如图2 1 所示。 图2 - 1 硬件系统示意图 2 1 硬件系统的功能实现和接口分析 d s p 系统为了实现对亚音频的解码，必须首先采用a d c 电路对模拟信号进 行采样并转化为数字信号。由于解码输入信号中除了亚音频还有音频信号，所以 必须对解码输入信号进行带通滤波，滤掉亚音以外的信号。滤波之后需要使用算 法计算指定亚音的功率谱，然后对亚音进行判别，确定它是否存在。 为了实现编码，d s p 系统需要通过d a c 将数字信号转化为模拟波形。 为了用d s p 系统替代原来的编解码系统而又尽量不改变电台主板上的其它硬 件和软件，除了两根编码输出信号线合并为一根，其它接口延用原来的接口，则 共有7 根信号线，它们分别是：串行时钟信号、串行数据输入信号、串行锁存信 号、解码信号输入、两个解码反馈输出和编码输出。 天津大学硕士学位论文第二章系统的硬件设计 在d s p 芯片的片内外设中，有两个多通道缓冲串口( m c b s p ) 可来进行串行 通信，但它的通信对序是在传输信号之前发送一个帧同步信号用来表示一帧信号 传输的开始，而4 6 5 的串口时序是在传输完一帧信号之后发送一个锁存信号表示 帧信号传输的结束，二者的通信协议和时序不一样，所以多通道缓冲串口在本 系统中没法使用。 为了匹配4 6 5 的串行通信协议和时序，在本设计中使用5 4 0 2 的- 玎订i 中断和 外部中断0 和l 来实现。n m i 为不可屏蔽中断，连接串行时钟，两个外部中断 分别连接两个锁存信号，b i o 口连接串行数据。每来一个串行时钟，其下降沿会 触发一个n m i 中断，在中断服务程序中通过b i o 口读入一位串行数据。锁存信 号触发一个外部中断，在外部中断服务程序中会确定一个命令字的结束而保存当 前的命令。 在d s p 系统中，解码信号输入连接a d 的采样输入，编码输出连接d a 的 输出；解码反馈信号使用d s p 的两个通用口。 为了保存用户代码，我们在设计中使用了f l a s h 。 2 2d s p 芯片的选型 在确定采用d s p 芯片来实现连续语音控制静噪系统后，如何选择d s p 芯片 便成为方案研究中一个十分重要的问题，因为只有确定了d s p 芯片，才能进一 步设计其外围电路及系统的其他电路。选择了合适的d s p 芯片，可以既能满足 系统设计的要求，同时还能余下一些资源以满足将来的系统扩展和升级。总的来 说，d s p 芯片的选择应根据实际的应用系统需要而确定。不同的d s p 应用系统 由于应用场合、应用目的等不尽相同，对d s p 芯片的选择也是不同的。 一般情况下，需要从下面几个方面来综合考虑如何选择d s p 芯片： 1 d s p 芯片的运算速度。运算速度时d s p 芯片的一个最重要的性能指标， 也是选择d s p 芯片时所需要考虑的一个主要因素。d s p 芯片的运算速度可以用 指令周期和m i p s 指标来衡量。指令周期是指执行一条指令所需的时间，通常以 n s 为单位。m i p s 表示百万条指令每秒。 2 d s p 芯片的运算精度。一般的浮点d s p 运算精度要高于定点d s p ，但耗 电量和价格也随之增加。一般定点d s p 芯片的字长为1 6 位或2 4 位，浮点子长 为3 2 位。累加器都为4 0 位。虽然适当的设计算法可以提高、保证运算精度，但 要相应的增加程序复杂度和运算量，所以运算精度要求是个折衷问题，需要在算 法确定阶段予以认真考虑。 3 d s p 芯片的硬件资源。通过对算法程序和应用目标的仔细分析可以大致 判定对d s p 芯片片内资源的要求。几个重要的考虑因素为：片内r a m 和r o m ， 天津大学硕士学位论文 第二章系统的硬件设计 外部存储器扩展空间，总线接口，d m a 通道，定时器，中断，串口，主机通信， 通用端口和j t a g 口等。 4 d s p 芯片的功耗。一般而言，定点d s p 芯片的价格较便宜，功耗较低， 但运算精度稍低；而浮点d s p 芯片的优点是运算精度高，且c 语言编程调试方 便，但价格稍贵，而且功耗也较大。 5 d s p 芯片的开发、调试工具。快捷、方便的开发工具和完善的软件支持 是开发大型、复杂d s p 系统的必备条件。在d s p 系统的开发过程中，开发工具 是必不可少的。如果没有开发工具的支持，要开发一个复杂的d s p 系统几乎是 不可能的，如果有强大的开发工具的支持，如c 语言支持，则开发的时间就会 大大缩短。所以，在选择d s p 芯片的同时必须注意其开发工具的支持情况，包 括软件和硬件的开发工具。 6 d s p 芯片的价格。芯片价格时d s p 应用产品能否规模化、民用化的重要 决定因素。一般成熟稳定的d s p 芯片价格比较适中。 7 其它的因素，如封装的形式、质量标准、生命周期等。 对于本课题，根据以上标准，综合各种因素，我们最终选择了t i 所生产的 t m s 3 2 0 v c 5 4 0 2 。 在所有生产d s p 的公司中，t i 的d s p 芯片十分成熟，而且在中国推广的也 十分广泛，在价格和技术支持上都有很大的优势。它的集成开发环境c c s 可以 支持软件和硬件仿真，功能十分强大。 t i 的d s p 主要有2 0 0 0 、5 0 0 0 、6 0 0 0 系列，其中2 0 0 0 系列主要是运用到控 制方面，5 0 0 0 系列主要为定点d s p ，主要运用于音频处理方面，6 0 0 0 系列主要 为浮点d s p ，主要运用到视频处理领域。本课题的工作主要是完成信号的检测， 在精度方面采用定点足够，所以可以使用5 0 0 0 系列的d s p 。 在t i 的5 0 0 0 系列d s p 中，5 4 0 2 的片内r a m 有1 6 k 字，比其它几款的片 那r a m 要大，能够满足在本课题的需要且可以进行一定的程序扩展；在其它硬 件资源上5 4 0 2 有两个定时器，多通道缓冲串口，满足本课题的需要。在运算速 度上，5 4 0 2 的运算量为1 0 0 m i p s ，在价格上也比较便宜。 这里详细分析一下所需d s p 系统的运算量，因为d s p 芯片运算量不够，就 不能实现一个实时系统。本课题的硬件系统所采用的采样速率为8 k h z ，在每次 采样后主要需要完成一次2 4 0 阶f i r 滤波加一个哥策尔算法。f i r 滤波主要采用 m a c 指令，一个m a c 指令在d s p 中只需一个指令周期即可完成，2 4 0 阶f i r 滤波大概只需要2 4 0 个指令周期。而哥策尔算法所需大概1 0 0 0 个指令周期。所 以总运算量为1 2 4 0 x8 k = 9 9 2 m i p s ，采用1 0 0 m i p s 的5 4 0 2 d s p 完全能满足运 算要求。 天津大学硕士学位论文第二章系统的硬件设计 2 3d s p 芯片的工作状态设置和外围电路设计 d s p 芯片是d s p 系统的核心器件，它的工作状态影响到整个系统硬件的运 行状况，是整个系统硬件其它部分设计的基础。d s p 芯片的工作状态跟它的启动 模式、存储器配置、时钟设置、中断系统设置和片内外设的设置有关，这些设置 受d s p 芯片相关的寄存器和引脚状态控制和影响。下面分别讨论d s p 芯片各个 部分的详细设置情况。 2 3 1d s p 芯片的启动模式设计 t m s 3 2 0 、，c 5 4 0 2 ( 以后简称5 4 0 2 ) 有两种启动模式：微处理器模式和微计 算机模式。在微处理器模式下，5 4 0 2 的片内r o m ( 大小4 k 字) 无效，从程序 存储空间移去。在微机算机模式下，片内r o m 被使能并映射到程序存储空间的 f 0 0 0 h f f f f h 。 由于5 4 0 2 每次启动时，程序从程序空间的f f 8 0 h 地址开始执行，而片内r o m 在两种模式下分别不映射和映射到此地址，所以不同模式的选择影响了d s p 不 同的启动方式。 下面详细分析片内r o m 的内容，其分配如表2 1 所示。表中的第一列是片 内r o m 映射到程序存储空间后的地址范围。f f 8 0 h 为中断向量表的首地址，放 着中断向量表的第一个向量，它是一条跳转指令，指向片内r o m 的引导程序。 引导程序的作用是在d s p 启动的时候把片内存储器的程序加载到片那存储器来 执行。 表2 - l5 4 0 2 片内r o m 的分配 地址范围描述 f 0 0 0 h f 7 f fh保留 f s o o h f b f fh引导代码 f c o o h f c f fh 2 5 6 字| 律扩展表 f d 0 0 h f d f fh2 5 6 字a 律扩展表 f e 0 0 h f e f fh 正弦查找表 f f 0 0 h f f 7 fh 保留 f f 8 0 h f f f fh 中断向量表 因此，在微机算机模式下，5 4 0 2 启动后从片内r o m 执行引导程序将片外存 储器的程序加载到片内然后执行；而在微处理器模式下，5 4 0 2 启动后仍然会从 程序空阃的f f 8 0 h 处执行程序，但此时片内r o m 没有被映射到此地址，此地址 会保留给片外存储器，因而5 4 0 2 会从片外存储器执行用户代码或者执行用户编 天津大学硕士学位论文 第二章系统的硬件设计 写的引导程序将应用程序加载到片内r a m 再执行。关于d s p 系统的启动和引导 的详细设计请见第五章。 5 4 0 2 通过一个c p u 状态寄存器位m p m c 来设置启动模式：当m p l v l c = l 时，d s p 被设置为微处理器模式；当m p m c = 0 时，d s p 被设置为微机算机模 式。 c p u 状态寄存器m p m c 位一般通过d s p 芯片的m p m c 引脚来设置。当复 位时，d s p 对m p m c 引脚采样，并且m p m c 被设置为与m p m c 引脚相对应 的逻辑值，复位后m p m c 不再进行采样，直到下一次复位。 本设计中，将d s p 设置为微计算机模式，这样可以直接使用片内r o m 现有 的引导程序而不用用户再编写，省去了开发时间。因此在本系统的硬件平台上将 5 4 0 2 的m p m c 引脚与地连在一起，使5 4 0 2 一直保持为微计算机模式。 2 3 2d s p 芯片的存储器设置 5 4 0 2 的存储空间由三个独立的空间组成：i m 字的程序空间，6 4 k 字数据空 间和6 4 k 字的i o 空间。这三个空间是5 4 0 2 的逻辑存储空间，实际运用中需要 把物理存储器映射到这三个空间来使用。 5 4 0 2 片内的物理存储器有r a m 和r o m 。 其r a m 为1 6 k 字的d a r a m ( 双访问r a m ) ，既可以映射到数据存储空间 用于存储数据，也可以映射到程序存储空间来保存程序。在每个机器周期中， d a r a m 可以进行两次存取，使得c p u 的速度得到了提高。通常，c p u 操作在 一个4 级的流水线内。在4 级流水线中，c p u 在第三级读数据，第四级写数据。 但d a r a m 允许c p u 在第一级中读写数据。 5 4 0 2 还有4 k 字的片内r o m ，一般映射到程序存储空间，也可以部分地映 射到数据存储空间。 5 4 0 2 使用三个c p u 状态寄存器位来进行片内物理存储器的配置，这三个状 态位是处理器模式状态寄存器( p m s t ) 中的位：m p m c 、o v l y 和d r o m 。前 面一节已经介绍过m p m c ，因此这里只介绍o v l y 和d r o m 位。 当o v l y 为1 时，片内r a m 同时映射到程序和数据存储空间，为0 时片内 r a m 只映射到数据存储空间。当d r o m 为l 时，片内r o m 的0 e f f l l 映射到 数据存储空间的f o o o h - f e f f h ，为0 时片内r o m 不映射到数据空间。 在本设计中，将o v l y 置为l ，这样可以使用片内的r a m 来同时存放程序和数 据，无需另外添加片外存储器来运行程序。由于本设计没有用到片内r o m 中的 数据，所以这里将d r o m 置为0 。 天津大学硕士学位论文第二章系统的硬件设计 2 3 3d s p 芯片的时钟设置 5 4 0 2 的主频最大可达1 0 0 z ，它通过一个时钟发生器来产生内部时钟。 5 4 0 2 的时钟发生器包括一个内部振荡器和一个锁相环( p l l ) 。目前c 5 4 xd s p 有两种类型的p l l ，有些器件具有硬件可配置的p l l 电路，而其它器件具有的 是软件可编程的p l l 电路。这里我们使用的是软件可编程的p l l 。时钟发生器 使用具有内部振荡电路的晶体振荡器。 软件可编程的p l l 具有高度的灵活性，并且包括提供各种时钟乘法器系数 的时钟定标器、直接使能或禁止p l l 的功能、用于延迟转换p l l 时钟模式( 直 到锁定为止) 的p l l 锁定定时器。具有软件可编程p l l 的d s p 器件可以选用 p l l 模式或d i v ( 分频器) 模式来配置。紧接着复位后，时钟模式由3 个外部 引脚( c l k m d l 、c l k m d 2 和c l k m d 3 ) 的状态所决定。与c l k m d 引脚相关 的模式见表2 2 。 表2 2 复位时时钟模式设置( c 5 4 0 2 ) cl ( m d lc i k m d 2c l k m d 3 c l k m d 复位值时钟模式 00 o e 0 0 7 h 使用内部振荡器， p l l 1 5 o0l9 0 0 7 h 使用内部振荡器， p l l 1 0 0】o4 0 0 7 h ， 使用内部振荡器， p l l x 5 1oo1 0 0 7 1 1 使用内部振荡器， p l l x 2 1 l of 0 0 7 h 使用内部振荡器， p l l l 111o o o o h 使用内部振荡器， 1 2 ( 禁止p l u 1olf 0 0 7 h 使用内部振荡器， 1 4 ( 禁止p l u 011 保留( 旁路模式) 在复位后，软件可编程p l l 可以编程为任何期望的配置，复位时，对于c 5 4 0 2 ， c l k m d ( 3 i ) f 1 0 0 0 b 变为1 1 0 b 这种组合可使能p l l ，这时p l l 锁定定时器不工 作，因此系统必须延迟释放复位，以便允许p l l 锁定时间的延迟。 天津大学硕士学位论文 第二章系统的硬件设计 复位后，可以对1 6 位存储器映射时钟模式寄存器( c l k m d ，地址位5 8 h ) 编程加载p l l ，以配置所要求的时钟方式。c l k m d 是用来定义p l l 时钟模块 中的时钟配置，具体介绍从略。 本设计中，采用的外部时钟为2 0 m h z 晶振，经过5 倍频，满足c 5 4 0 2 最大 工作频率i o o m h z 。倍频的程序为： c l k c o ns t m棚，c l k v l d ：设置时钟 l d m c l k m d ，a a n d # 0 x 0 1 ，a b c c l k c o n , a n e q s t m # 0 x 4 3 正c l k m d ；p l lm u l = ( 4 + i ) + 2 0 = 1 0 0 m h z 2 3 4 定时器设置 d s p 系统在解码时，需要通过设置定时器产生中断来触发a d c 采样：在编 码时，通过定时器控制d a c 产生指定频率的波形。 5 4 0 2 有两个片内定时器，可用于周期地产生中断。定时器的最高分辨率为 处理器的c p u 时钟速度。每个定时器由三个存储器映射寄存器组成，即定时器 寄存器( t i m ) 、定时器周期寄存器( p r d ) 和定时器控制寄存器( t c r ) 。 每次当定时器计数器减少到0 时，会产生一个定时器中断( 1 n 盯) ，定时器 中断频率为1 ( t x ( t d d r + i ) x ( p d r + 1 ) ) ，t 为c p u 时钟周期，p r d 为定时器周 期值，t d d r 为定时器分频系数。 初始化定时器的步骤如下： 1 将t c r 中的t s s 位置1 ，停止定时器。 2 加载p r d 。 3 重新加载t c r 初始化t d d r ，重新启动定时器。通过设置t s s 位为0 并设置t r b 位为l 以重载定时器周期，使能定时器。 使能定时器中断的步骤如下( 假定i n t m = i ) ： 1 将i f r 中的t i n t 位置l ，清除尚未处理完( 挂起) 的定时器中断。 2 将i m r 中的t 玳t 位置1 ，使能定时器中断。 3 如果有必要，可以将s t l 中的i n t m 位清0 ，全局使能中断。 复位时，t i m 和p r d 被设置为最大值f f f f h ，定时器的分频系数( 1 r 的 t d d r 位) 清0 ，并且启动定时器。 假设需要以8 k h z 的频率让定时器0 产生中断，则可以设置t d d r 为0 ，当 时钟周期为1 0 n s 时，由公式可得，p r d = - 1 0 0 m 8 k - l = 1 2 4 9 9 。则汇编程序如下： s t m # 1 2 4 9 9 ，p r d：设定计数周期 s t m # 0 x 0 0 2 0 ，t c r：启动t i m e r o 天津大学硕士学位论文第二章系统的硬件设计 2 3 5 通用f o 口设置 由2 1 节对d s p 系统的功能和接口的分析可知，d s p 需要使用两个通用i o 口作为对两个亚音的解码反馈信号，使用一个通用i o 口来接受主控制器发送过 来的串行数据。 在5 4 0 2 的1 4 4 个引脚中，只有两个引脚直接作为通用f o 使用，它们是分 支转移控制输入引脚( b i o ) 和外部标志输出引脚( ) 。 b i o 引脚可以用于监视外设器件的状态。当时间要求很关键的循环不能受到 干扰时，使用b i o 代替中断非常有用。根据b i o 输入的状态可以有条件地执行 一个分支转移。 x f 引脚可以用来为外设提供信号，x f 引脚由软件控制。当设置s t l 寄存 器的x f 位为1 时，x f 引脚变为高电平，而当清除x f 位时，该引脚变为低电平。 设置状态寄存器位( s s b x ) 和复位状态寄存器位( r s b x ) 指令可以分别用来设 置和清除x f 。复位时，x f 也变为高电平。 由于b i o 为输入f o 口且它的状态可以作为条件语句的执行条件，因此在本 设计中，可以使用b i o 引脚来一位位地接受串行数据，其每次接受一位数据的 汇编代码为： l d + ( _ k e y w o r d ) ，a x c 2 , b i o：如果b i o 收到的是0 则跳转到c o n d i t i o n 0 ba l r o la：如果收到1 则左移1 位后加1 o r群l a be n d a l ：r o la ：左移一位 a n d # 0 f f f e h , a e n d ：s t l a ，( _ k e y w o r d ) 程序中用k e y w o r d 变量来存放串行数据，每次判断b i o 的状态，如果为l 则在串行数据的末尾插入1 ，如果为0 则插入0 。 剩下来的x f 引脚显然不能满足两个解码反馈输出的需要，而且x f 在本设计 中用来作为系统的指示灯。5 4 0 2 芯片的设计者考虑到了通用i o 口不够用的问 题。5 4 0 2 的多通道缓冲串1 3 ( m e b s p ，m u l t i c h a n n e lb u f f e r e ds e r i a lp o r t ) 1 3 除了串 口功能外，某些口线也可以设置为通用f o 口来使用，如f s r 和c l k r 位，这 些设置通过m c b s p 的引脚控制寄存器( p r c ) 来控制，其各位描述如表2 3 所 示： 表2 3 p r c 的位 天津大学硕士学位论文第二章系统的硬件设计 i 1 5 1 4 1 3 1 2 l l1 098 l 保留 x 1 0 e nr i c e nf s x mf s i 强dc l k x mc i k r m 765 4 3210 i 保留c l k s 3 t a t d xs f p 汀d rs t a tf s ) f s r pc l k ) 口c i k r p 在本设计中，将多通道缓冲串口0 ( m c b s p 0 ) 的f s r 和c l k r 位设置为通用i o 口，则可设置p c r 的位为：r i o e n = i ( 令f s r 引脚和c l k r 引脚为通用i o 口) ； f s r m = i ( f s r 为输出引脚) ：c l k r m = i ( c l k r 为输出引脚) ；f s r p = i 0 ( f s r 的 值) ；c l k r p = i o ( c l k r