（测试计量技术及仪器专业论文）纳米电路容错技术研究.pdf

南京航空航天大学硕士学位论文 摘要 随着c m o s 工艺的不断进步，电子器件的特征尺寸越来越小，目前，微电子行业正经历着 从深亚微米电子技术到纳米电子技术的转变。纳米电路由纳米导线、碳纳米管等纳米电子器件 构成，具有体积小、速度快等优点。但是纳米电路受到自身物理特性以及现有制造工艺的影响， 故障率高达1 - 2 。因此，为了制造有实用价值的纳米电路，容错技术显得尤为关键。 本文重点研究纳米电路容错理论与技术，取得的主要研究成果与创新点如下： 1 提出了一种针对纳米p l a 电路的混合容错方法，该方法将冗余编码容错与晶体管容错 相结合，相比传统方法，用这种方法设计的容错电路既能容忍短路错误，又能容忍断路错误， 并在资源消耗方面有优势。本文基于此方法设计容错多路选择器并利用p s p i c e 进行仿真，结 合实验结果验证了这种方法的有效性。 2 针对门级纳米电路的特点，将交叉冗余方法用于纳米电路容错。交叉冗余方法与传统的 可重构方法相比，省去检测模块，能够在执行电路功能的同时屏蔽故障；与三模冗余方法相比， 省去表决器，在资源开销方面有着巨大优势。本文分别利用交叉冗余与三模冗余设计容错电路， 并在x i l i n xi s ev 6 2 i 环境下调用m o d e i s i m 进行仿真实验，结果证明，交叉冗余方法能够利用 更少的冗余资源有效提高电路的可靠性，容错性能优于三模冗余方法。 最后，在总结全文工作的基础上，给出了本文后续需要进一步探讨的一些问题。 关键词；纳米电路，容错技术，交叉冗余方法，容错纳米晶体管，可靠性，故障屏蔽 纳米电路容错技术研究 w i t ht h ec o n t i n u o u sd e v e l o p m e n to fc m o st e c h n o l o g y , t h es i z e so fe l e c t r o n i cd e v i c e sb e c o m e s m a l l e ra n ds m a l l e r , a tp r e s e n t , m i c r o - e l e c t r o n i c si n d u s t r yi s d e v e l o p i n gf r o mt h ed e e ps u b m i c r o n e l e c t r o n i c st on a n o - e l e c t r o n i c s n a n o c i r c u i tc o n s i s t so fl l a n o - w i r e s ，c a r b o nn a n o t u b e sa n do t h e r n a n o e l e c t r o n i cd e v i c e s ，b e c a u s eo fi t ss m a l ls i z ea n de x c e l l e n ts p e e d ，n a n o - e i r c u i th a sv e r yb r o a d p r o s p e c t s h o w e v e r , a sar e s u l to fi t so w np h y s i c a lc h a r a c t e r i s t i c sa n dt h el i m i to ft h ee x i s t i n g m a n u f a c t u r i n gp r o c e s s ，t h ef a i l u r er a t ei su pt o1 屹i no r d e r t op r o d u c ep r a c t i c a lv a l u en a n o - c i r c u i t s ， f a u l t - t o l e r a n tt e c h n o l o g yi se s p e c i a l l yc r i t i c a l t h ef a u l t - t o l e r a n tt e c h n o l o g i e sf o rn a n o - c i r c u i t sa r ei n v e s t i g a t e di nt h i sp a p e r s o m em a i nr e s e a r c h f i n d i n g sa n di n n o v a t i o na l el i s t e da sf o l l o w i n g ： 1 ah y b r i df a u l t - t o l e r a n tm e t h o df o rl l a n o p l ai s p r o p o s e d t h i sm e t h o d ，w h i c hc o m b i n e s r e d u n d a n tc o d i n ga n df a u l t - t o l e r a n tt r a n s i s t o r s ，c a l ln o to n l yt o l e r a t es h o r t - c i r c u i tf a u l t , b u ta l s o o p e n - c i r c u “f a u l t , a n di t sr e s o u r c eo v e r h e a di sr e l a t i v e l yl o w t h e nd e s i g nf a u l t - t o l e r a n tm u xa n d s i m u l a t eu s i n gp s p i c e t h er e s u l ts h o w st h a tt h i sm e t h o di se f f e c t i v e 2 q i rm e t h o di su s e dt or e d u c et h ef a i l u r er a t eo fn a n o - c i r c u i t sw h i c hw i l lb ew i d e l yu s e di nt h e f u t u r e c o m p a r e dt or e c o n f i g u r a b l ec i r c u i t , q i rn e e dn o td e t e c t i o nm o d u l e s s ow o n ti n c r e a s et h e l a t e n c yo ft h es y s t e m ；a n dc o m p a r e dt ot h et m rm e t h o d , t h i sm e t h o dn e e dn o tv o t e r s ，s oh a sg r e a t a d v a n t a g ei nr e s o b r c eo v e r h e a d i nt h i sp a p e r , af a u l t - t o l e r a n tf i rf i l t e ri sd e s i g n e du s i n gq i ra n dt m r r e s p e c f i v e l 5a n ds i m u l a t e du s i n gm o d e l s i mi nx i l i n xi s ev 6 2 i t h er e s u l ts h o w st h a tc o m p a r e dt o t m r , q i rc a ne f f e c t i v e l yi m p r o v et h ec i r c u i t sr e l i a b i l i t yu s i n gl e s sr e d u n d a n tr e s o u r c e s f i n a l l y ，b a s e do ng e n e r a l i z i n gf u l lt e x t ，s o m ep r o b l e m sw h i c hn e e dt ob ef u r t h e rr e s e a r c h e da r e d i s c u s s e d k e yw o r d s ：n a n o - c i r c u i t s ，f a u l t - t o l e r a n tt e c h n o l o g y ,i n t e r w o v e nr e d u n d a n tm e t h o d ， f a u l t - t o l e r a n t n a n o - t r a n s i s t o r s ，r e l i a b i l i t y , f a u l tm a s k i n g 南京航空航天大学硕士学位论文 图表清单 图1 1 两种不同结构的容错晶体管4 图1 2 妒容错晶体管结构。5 图1 3s 2 x p 2 容错晶体管。6 图1 4 三模冗余系统。7 图1 5 采用三模冗余表决器的t m r 系统7 图1 6 多模块系统及其t m r 结构8 图1 7t m r 容错系统实例8 图2 1 纳米线交叉电路11 图2 2 利用纳米线实现与门功能1 2 图2 3 用c m s s b a r 来实现与或逻辑关系x = a + b c 12 图2 4 互补形式的纳米交叉电路1 3 图2 5 纳米交叉电路的冗余结构1 4 图2 6 可以将四种错误都屏蔽的容错方式1 5 图2 7 两编码汉明距离计算方法l5 图2 8 用容错晶体管代替普通晶体管1 6 图2 9 容错晶体管实验结果1 7 图2 1 0 普通多路选择器1 8 图2 1 l 多路选择器的故障示例。1 9 图2 12 冗余编码实现方法。19 图2 1 3 用晶体管代替节点上的二极管。2 0 图2 1 4 利用冗余编码和容错晶体管相结合来实现容错2l 图2 1 5 容错多路选择器电路中故障的注入。2 l 图2 1 6 仿真后得到的输入输出波形图。2 2 图3 1 三模冗余数字表决器2 7 图3 2 利用模拟表决器实现多模冗余系统2 7 图3 3 电流驱动电路和电流一电压转换电路2 8 图3 4 两种不同的模拟表决器2 9 图3 54 x 4 乘法器设计流程2 9 图3 6 三模冗余半加器及全加器3 0 纳米电路容错技术研究 图3 7 三模冗余4 x 4 乘法器3 0 图3 8 三模冗余4 x 4 乘法器仿真结果3l 图3 9 四模交叉冗余实例3 3 图3 1 0 四模交叉冗余不能纠正的几种错误3 4 图3 1l 四模交叉冗余半加器3 5 图3 1 2 四模交叉冗余半加器仿真图3 6 图3 1 3 四模交叉冗余全加器的设计3 6 图3 1 4 四模交叉冗余全加器仿真图3 7 图3 1 5 用与非电路实现四模交叉冗余结构的与门3 7 图3 1 6 四模交叉冗余结构的4 4 乘法器。3 8 图3 1 7 四模交叉冗余乘法器仿真结果。3 8 图3 18 基本r s 触发器4 0 图3 1 9 四模交叉冗余r s 触发器4 0 图3 2 0 边沿d 触发器。4 l 图3 2 l 四模交叉冗余d 触发器。4 l 图3 2 2 容错d 触发器仿真结果4 2 图3 2 3 用d 触发器构成的容错移位寄存器。4 2 图3 2 4 容错移位寄存器电路结构。4 3 图3 2 5 容错移位寄存器仿真结果。4 3 图3 2 6 四阶f i r 滤波器示意图4 4 图3 2 7 交叉冗余f m 滤波器结构。4 5 图3 2 8 五位求补码电路4 5 图3 2 9 补码电路的仿真结果4 6 图3 3 05 x 5 补码乘法器的设计框架图4 6 图3 3l 容错补码乘法器的仿真结果4 7 图3 3 2 防溢出电路4 8 图3 3 3 八位补码加法器。4 9 图3 3 4 容错加法器的仿真结果4 9 图3 3 5 交叉冗余f i r 滤波器的仿真电路5 0 图3 3 6 交叉冗余f i r 滤波器功能仿真结果5 0 图3 3 7 交叉冗余电路实验平台5 4 图3 3 8 交叉冗余电路输入输出波形5 5 图3 3 9 实测交叉冗余电路0 1 故障容错过程5 7 南京航空航天大学硕士学位论文 图3 4 0 实测交叉冗余电路l o 故障容错过程5 8 表2 1 逻辑电路中容易出现的四种错误1 3 表2 2 四种逻辑错误的容错方法1 4 表2 3 多路选择器的真值表1 8 表2 4 各种电路冗余度比较：2 2 表2 5 各种电路故障率分析2 4 表3 1 数字表决器真值表2 7 表3 2t m r 半加器中出现0 5 个错误的概率。3l 表3 3 不同p 下的t m r 电路故障率3 2 表3 4t m r 电路容错类型与资源开销3 2 表3 5 四模交叉冗余半加器的真值表3 5 表3 6 四模交叉冗余半加器仿真结果3 6 表3 7 四模交叉冗余全加器仿真结果3 7 表3 8 四模交叉冗余乘法器仿真实验结果3 9 表3 9 普通r s 触发器真值表4 0 表3 1 0 普通d 触发器的动作特点4 l 表3 1 1 四模交叉冗余d 触发器的动作特点。4 2 表3 1 2 移位寄存器代码移动情况一4 3 表3 1 3 五位补码转换电路仿真结果。4 6 表3 1 4 四模交叉冗余补码乘法器仿真实验结果4 7 表3 1 5 防溢出电路的真值表。4 8 表3 1 6 四模交叉冗余电路中出现0 5 个错误的概率5 l 表3 1 7 不同p 下的四模交叉冗余电路错误率下限尸么5 2 表3 1 8 不同p 下四模交叉冗余电路错误率上限尸杯5 2 表3 1 9 普通半加器与容错半加器故障率的比较5 2 表3 2 0 普通全加器电路与容错全加器电路错误率的比较。5 3 表3 2 1t m r 电路和q i r 电路的容错类型与资源开销对比5 3 表3 2 2 交叉冗余一位全加器电路输入输出电压测量结果5 4 表3 2 3 四模交叉冗余一位半加器电路各节点电压测量结果5 5 表3 2 4 普通电路与交叉冗余电路的延迟对比。：5 9 纳米电路容错技术研究 v 1 1 1 注释表 序号 缩写英文名称中文名称 lt m r t r i p l em o d u l a rr e d u n d a n c y 三模冗余 2 q i rq u a d d e di n t e r w o v e nr e d u n d a n c y四模交叉冗余 3c n l sc a r b o nn a n o t u b e s 碳纳米管 4n cn a n oc r o s s b a r 纳米交叉电路 5s e u s i n g l ee v e n tu p s e t 单粒子翻转 6s p r ts e r i e s p a r a l l e lr e p l i c a t i o nt r a n s i s t o r 串并联冗余晶体管 7p l a p r o g r a m m a b l el o g i ca r r a y 可编程逻辑阵列 8f i rf i n i t ei m p u l s er e s p o n s e 有限冲击响应 承诺书 本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立进 行研究工作所取得的成果，o 尽我所知，除文中已经注明引用的内容外， 本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所 涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标 明。 本人授权南京航空航天大学可以有权保留送交论文的复印件，允许 论文被查阅和借阅，可以将学位论文的全部或部分内容编入有关数据库 进行检索，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的学位论文在解密后适用本承诺书) 作者签名： 日期： 如f 口纷 南京航空航天大学硕士学位论文 第一章绪论 1 1 纳米电路容错技术研究背景与研究意义 自集成电路发明以来，集成电路芯片的发展基本上遵循了i n t e l 公司创始人之- - g o r d o ne m o o r e1 9 6 5 年预言的摩尔定律，即每隔三年集成度增加4 倍，特征尺寸缩小2 倍。目前，6 5 n m 技术已发展成为主流技术，4 5 n m 技术也已实现量产【1 1 。随着芯片集成度的进一步提高，基于硅工 艺的c m o s 器件很快将到达其正常工作的“理论极限”1 2 1 ，诸多经典的微电子理论将不再适用， 例如，当器件特征尺寸缩d , 到6 5 纳米以后，继续缩小加工尺寸将遇到一系列器件物理的限制和互 连问题的严重影响：从器件角度看，纳米尺度c m o s 器件中的短沟效应、强场效应、量子效应、 寄生参量的影响，工艺参数涨落等问题对器件泄漏电流、开态关态电流等性能的影响越来越突 出，电路速度和功耗的矛盾也将更加严重1 3 j 【4 】。另一方面，随着集成度和工作频率增加，功耗密 度增大，导致芯片过热，可引起电路失效。因此，有研究人员预测，如果没有新的工艺来代替传 统的c m o s 工艺，摩尔定律会在不久的将来走到尽头。然而纳米电路的出现，使研究人员看到了 电子技术发展的新方向【5 】【6 i 。随着电子技术以及纳米技术的不断发展，纳米电路必将取代现在的 c m o s 电路而成为主流。纳米电路最突出的优点是能够得到更高的集成度和更快的速度【_ 7 1 ，它为 人们进一步按照摩尔定律的描述来提高电路集成度创造了条件。但是，纳米电路也面临着一些问 题和挑战。首先，现有的纳米制造工艺和检测水平相对来说还很低，这使纳米电路存在大量的硬 故障。其次，纳米电路的高集成度使其对外界干扰( 如电磁波、宇宙射线等) 极其敏感，这导致 它在运行中容易发生软故障。受到这些因素的影响，纳米电路的故障率高达1 0 4 1 0 2 ( c m o s 电 路故障率仅有1 旷一1 0 - 7 ) 。而现在很多应用领域，如工业自动化、无线传感器网络与通信、智能 传感器系统和航空航天等领域，都要求电路具有很高的实时性和可靠性。因此，纳米电路容错技 术的研究显得非常关键，它为组建有实际应用价值的纳米电路创造了条件。如今，纳米电路容错 技术的研究已经成为了电子技术研究的热点之一。 总的来说，容错技术可以分为两种：动态容错和静态容错。动态容错是指在系统运行时发现 并且纠正错误，主要分为四个阶段：故障检测、故障定位、故障隔离和故障恢复；静态容错技术 也称为故障屏蔽技术，是指通过硬件冗余来达到容错的目的。纳米电路的故障率相当高，如果采 用动态容错，需要检测并定位所有故障，而现有的检测技术很难做到，并且检测模块的加入会增 加系统的延迟，显然这与实时系统的要求背道而驰。静态容错方法不需要检测模块，对于纳米电 路容错设计比较适用。静态容错技术最为经典的方法是多模冗余。多模冗余理论的提出，最初是 为了利用不可靠元件来组建计算机【8 l ，但在实际应用中发现，这种方法的硬件开销非常大，对于 传统的c m o s 电路并不适用。而纳米电路具有超高集成度和低可靠性的特点，利用多模冗余来实 纳米电路容错技术研究 现容错比较合适。本文主要针对纳米电路的特点，利用硬件冗余的方法来实现纳米电路的容错。 1 2 纳米电路容错关键技术 1 2 1 冗余容错技术分类 容错技术主要依靠外加冗余资源的方法来换取可靠性，外加资源的方法很多，主要有外加 硬件，外加信息，外加时间和外加软件，这些方法往往要合理使用才能达到高可靠性的目标。 冗余技术发展到今天，其形式主要分为以下几种： ( 1 ) 根据冗余形式可以分为：硬件冗余、时间冗余、信息冗余和软件冗余。 硬件堆积冗余是使用最广泛的硬件冗余方法。在物理级可通过元件的重复来获得( 如相同 元件的串、并联，四倍元件等) ，物理域的恢复作用是自动的，即不需要单独的检测；在逻辑域 可采用多数表决方案，如三模冗余、模冗余等。另一种硬件冗余方法叫做待命储备冗余，该 系统中共有m + 1 个模块，其中只用一块处于工作状态，其余册块都处于待命接替状态，一旦 工作模块出现了故障，立即切换到一个待命接替状态，当换上的储备模块发生故障时，又切换 到另一个储备模块，直至资源枯竭，显然，这种系统必须具有检错和切换装置。根据两种硬件 冗余方法的特性，硬件堆积冗余可以归为静态冗余，待命储备冗余可以归为动态冗余。也可以 将堆积冗余和待命储备冗余结合使用，构成所谓的混合冗余系统。当堆积冗余中有一个模块发 生故障时，立即将其切除，并代之以无故障的待命模块，这种冗余方式可以得到较高的可靠度， 又可以达到较长的无故障运行时间。以上几种容错结构统称为k 出自结构，该结构中共有 个相同的模块，其中至少有k 个是正常的，系统才能运行。这种结构能容忍出现在个模块中 的一k 个独立的故障，或称其容忍故障能力为，号。 时间冗余是通过消耗时间资源来达到容错的。时间冗余的一个应用是程序卷回。这种技术 用来检验一段程序完成时的计算数据，如有错，则卷回重算那个部分。指令复执是时间冗余的 又一应用。所谓指令复执就是重复执行己发现错误的指令，如果故障是瞬时的，在指令复执期 间，又可能不再出现，程序就可继续向前运行，如果在指令复执期间不能解除故障，则需要调 用诊断程序来消除故障。 信息冗余是靠增加多余的信息来提高可靠性的。这些附加消息在某些信息位发生错误时能 及时发现错误，或者能恢复原来的信息。一般的，附加的信息越多，其检错和纠错能力越强。 提高软件可靠性有两种方法：一种是研究无错软件，另一种是研究容错软件。而研究无错 软件已经证明实用价值不高，所以，目前软件可靠性的提高主要还是集中于研究软件的容错设 计。软件容错技术是指开发容错软件的适宜环境和系统方法，其主要目的是提供足够的冗余信 息与算法程序，使系统在实际运行中能够及时发现程序错误，采取补救措施，保证整个计算的 正确运行。 ( 2 ) 根据冗余形态可以分为：静态冗余、动态冗余、混合冗余。 2 南京航空航天大学硕士学位论文 静态冗余只利用冗余的资源把故障的后果屏蔽掉，而不对原来的电路结构进行重新改变。 这种方法由于对原设计方法不加以改变，所以多适用于电路或器件的冗余。 动态冗余是在发现故障后，把有故障的部件或分系统进行切换或对系统进行重构或恢复。 这种方法多用于系统。 混合冗余是以上两种冗余方法的组合形式。在一个采用混合冗余的系统中，往往既存在静 态冗余，又存在动态冗余。当系统发生不一致故障后，常采用系统动态重组的形式进行切换。 为了克服故障的影响，一个冗余系统可能经历多个阶段：故障限制、故障检测、故障屏蔽、 诊断、重组、恢复、重启、修复、重构等。要实现一个容错系统，必须根据系统特性、所确定 的可靠性指标、成本诸因素选择适当的冗余方式，将这些冗余方式应用于适当的级别，在有些 高可靠性的系统中，往往还要综合应用各种冗余技术。目前，在计算机网络和各种分布式系统 中也广泛应用冗余技术来提高可靠性。总之，冗余要消耗资源，因此在满足所需可靠性的前提 下，应尽量减少资源的消耗，在可靠性与资源消耗之间权衡利弊，决定取舍。 1 2 2 纳米电路冗余容错典型方法 纳米电路有着高故障率、高集成度的特点，采用硬件冗余中的静态冗余对其进行容错比较 合适。本节介绍几种典型的纳米电路容错方法。 ( 1 ) 容错晶体管 无论在数字电路还是模拟电路中，晶体管都是最重要的原件之一。随着微电子器件集成度 的提高，晶体管尺寸不断减小，现在国外已经建立了3 2 r i m 生产线。但进一步减小晶体管的尺 寸会由于到达物理学极限而引起诸多问题，如量子涨落和散热等问题会影响芯片性能的稳定。 此前的一些预测认为，现有的硅芯片可能在未来1 0 年内达到物理极限。近年来纳米材料科学的 迅猛发展为解决这一问题提供了很多新的材料，能显著缩小晶体管尺寸的纳米电子技术将大有 可为，其中碳纳米管因其独特的优良特性尤其引人注目，被视为替代硅材料的一个理想选择。 国外已有数家单位研制出了碳纳米管晶体管，并得到了很好的结果，有力地证明了碳纳米管作 为传统的硅材料继承者的可行性。但是，由于制造工艺还没有达到相应水平，使得碳纳米管晶 体管的故障率非常高，若要开发具有实用价值的纳米电路，必须加入容错功能。下面具体分析 在晶体管级实现容错的方法。 如果一个晶体管的预期行为没有实现，那么认为这个晶体管出现了故障，不考虑引起故障 的原因。本文把故障的重点集中在开路故障和短路故障。容错晶体管可以有以下几种形式： 四模冗余晶体管 为了对晶体管进行容错，可以把晶体管用一个四模晶体管结构代替。比如一个晶体管a ， 可以把它用( a + a x a + a ) 或者( a a ) + o 姐) 代替，如图1 1 所示。 3 纳米电路容错技术研究 a叫 a a a l - - a - 4 a 1 j a l a l - - - a 图1 1 两种不同结构的容错晶体管 在图1 1 ( b ) 中，晶体管采用先并联后串联的形式；而图1 1 ( c ) 中采用先串联后并联的 形式。两种结构中任何一个晶体管的错误都不能对整个结构的功能产生影响，也就是说，两种 结构都可以对单一错误进行容错。 为了说明这种容错晶体管结构的容错性能，下面来计算它的错误率。给定一个晶体管的错 误率为p ，那么这种四模晶体管结构的错误率为： 乞= 吾p 2 一i 1p 3 ( 1 1 ) 公式1 1 可以经过以下推导得出： ( a ) 如果四模晶体管结构中有两个无效晶体管，则可以有四种短路、断路的错误组合，但只 有一种错误会使整个结构出错，这种情况下的概率为： 丢( 三) p 2 c 一p ，2 = 吾p 2 c 一p ，2 c 2 ， ( b ) 如果结构中有3 个晶体管失效，则可以有8 种短路、断路的错误组合。在这几种错误组 合中，有五种会导致整个结构产生错误，因此这种情况下的概率为： 喜幸( 三 p 3 c ，一力= 主p 3 c - 一力 c ，3 ， ( c ) 如果四个晶体管都出错，那么整个电路结构肯定会出错，这种情况的概率为： ，协4 - p 4 m 4 ) 因此，整个四线晶体管结构的错误率为： 乞= 兰p , i 1 p 3 若某个电路由n 个四模冗余晶体管组成，这个电路的错误率和可靠性( 电路正常工作的概 率) 分别为p y 和r ，那么： 4 南京航空航天大学硕士学位论文 弓= 扣州( m ， 弓= ( 一1 ) “1 f 阮) i 埘 ( 1 5 ) r = l - p - 1 一和川ip n 6 ，一( 一1 ) 川fi ( 岛) ( 1 6 ) ，暑l ， 舻容错晶体管 除了四模冗余晶体管，还有一种特殊的冗余晶体管矿晶体管。将四模冗余晶体管扩展， 就可以设计出妒晶体管【2 5 】，这里n = 2 ，3 ，4 。一个妒晶体管结构由n 个串联的模块组成， 每个串联模块又包含n 个并联的晶体管，整个结构一共有个矿个晶体管。如图1 2 所示。 图1 2 舻容错晶体管结构 一个妒晶体管结构可以保证当错误的个数不超过一l 时结构的可靠性。因此，在这种结 构下，大量的多重错误都可以被屏蔽。舻晶体管结构只能选择性的用于系统的关键部分，因为 这种结构的硬件开销是很大的。例如在三模冗余系统中，容错效果在很大程度上受到表决器的 影响，如果表决器出现故障，会使整个系统失效。因此，若在表决器中使用舻晶体管结构，能 够极大地提高电路的容错能力。 阳刀容错晶体管 前面介绍的容错结构需要电路采用多输入多输出，即电路的输入和输出都变成原来的四倍。 为了能在普通电路中使用容错晶体管，可以将其加以改进，设计成图1 3 中的s 2 x p 2 结构晶体 管，实际上就是把四模冗余晶体管的四路输入( 输出) 合并为一路( 如图1 3 ) 。图1 3 ( a ) 中 是一个普通的晶体管；( d ) ( e ) 中描述的是晶体管的两种常见故障一短路故障和开路故障； ( b ) 是一个$ 2 p 2 容错晶体管结构，图中的容错电路结构有r = 2 个并联支路，每个支路又有 s = 2 个串联的晶体管，因此这个结构称为$ 2 x p 2s p r t ( s e r i e s p a r a l l e lr e p l i c a t i o nt r a n s i s t o r ) 晶 体管单元。在一个$ 2 p 2 容错晶体管结构中，单一的晶体管故障不会影响整个结构的正常功 能，即使有一个晶体管出现开路故障，另一个晶体管出现短路故障，这个结构仍然会正常工作 5 纳米电路容错技术研究 ( 如图1 3 ( f ) ) ，只有同时出现两个开路故障或同时出现两个短路故障的情况，才会使整个结 构产生故障。 争g 瞎g 还可以将$ 2 p 2 容错晶体管结构进一步扩展，把并联支路增加到，条，并把每条并联支路 的串联晶体管增加到s 个，就成为s s x p r 晶体管结构( 结构中一共有s x r 个晶体管) 。这个电 路结构比$ 2 p 2 晶体管结构的容错能力更强：只有当一个并联支路中串联的所有晶体管都出 现短路故障时，这个结构才会出现短路故障；只有当每一个并联支路中都存在开路故障时，整 个结构才会出现开路故障。但是，容错性能的提升，是以大量的硬件消耗为代价的。若把电路 的冗余度记为r d ，那么随着结构中的s 和，的增加，r d 也会快速的增加。比如在$ 3 x p 3 结 构中，r d = 3 x3 = 9 ，而在s 2 x p 2 结构中，r d ：4 。 ( 2 ) 容错p l 文 p l a ( p r o g r a m m a b l el o g i ca r r a y ) 1 4 】，即可编程逻辑阵列，结构简单、规整，有很强的灵活 性和通用性，这些优点使得采用阵列结构实现逻辑功能的有效性和经济性变得越来越明显。由 于p l a 的广泛应用，它的可靠性受到普遍重视。随着电子技术的发展，出现了以纳米技术为基 础的c r o s s b a r 电路【1 5 1 3 7 】【3 8 l 【3 9 1 ，它集成度高、速度快，被视为c m o s 电路的替代者。但是纳米 c r o s s b a r 电路的可靠性成为了它进一步发展的瓶颈，因此，越来越多的研究者开始着手研究这 种特殊的p l a 电路的容错技术 4 0 1 4 1 j 【4 2 】【4 3 1 。 p l a 电路的容错仍然主要依靠于硬件的冗余。本文第二章会具体地分析冗余技术在纳米 p l a 电路中的应用。 ( 3 ) 容错逻辑门 容错逻辑门有两种，一种是逻辑门本身具有容错功能【1 8 】【2 6 1 1 2 7 】【2 8 1 2 9 1 ( 可以通过逻辑门内部 的晶体管冗余来实现) ，本文第三章提到的利用模拟表决器实现的逻辑门，不但可以屏蔽硬件故 障，还可以对s e u 软件故障免疫；另一种是通过逻辑门本身的冗余来实现容错，本文主要研究 这种情况。门级冗余技术就是在逻辑门级采用的容错技术，第三章所用到的交叉冗余技术就是 一种典型的门级冗余技术。 ( 4 ) 三模冗余( t m r ) 系统 模块级冗余就是对系统中某个功能模块进行冗余备份。最经典的模块级冗余就是三模冗余 ( t m r ) 【1 7 】【3 0 1 【3 l 】【3 2 1 。三模冗余是模冗余的特例，它的应用很广，是其他冗余技术的基础， 6 g j - s d 南京航空航天大学硕士学位论文 下面对t m r 技术作进一步的介绍。 图1 4 三模冗余系统 一个简单的三模冗余系统如图1 4 所示，它由冗余模块和表决器【3 3 】【3 4 】【3 5 】构成，假设系统中 每个模块的可靠度为如，表决器v 的可靠度为风，那么系统的可靠度 3 6 1 为： r = r ( + 3 ( 1 一如”= r ( 3 一2 ) ( 1 7 ) 为了能容忍表决器的故障，可以对表决器也采用三倍冗余，如图1 5 所示，但这种结构只 适用于后继模块也是三倍冗余的情况。 图1 5 采用三模冗余表决器的t m r 系统 一般来说，对于一个由若干模块组成的系统，可以对每个模块施用三模冗余技术，并且， 除作为系统输出的模块外，都可以使用三倍冗余的表决器，这样，表决器的故障就等价于表决 器的输出所连接的模块的故障，如果模块的规模( 门的数目和存储位的数目) 远大于表决器的 规模，则三模冗余表决器的故障可以忽略不计。例如，对于图1 6 ( a ) 所示的非冗余系统，可 以用图1 6 ( b ) 所示的冗余结构来代替。在图1 6 ( b ) 的系统中，除一个表决器( 模块f 的输 出表决器) 外，任何单一故障都不会导致系统失效，系统的可靠度为： 尺= ( 3 一2 ) ( 3 ( 足，) 2 2 ( r ) 3 ) ( 3 ( r 恐) 2 2 ( 足，恐) 3 ) ( 3 ( r ) 2 2 ( g , r d ) 3 ) ( 3 ( r 恐) 2 2 ( r 匙) 3 ) ( 3 ( l r f ) 2( 1 8 ) _ 2 ( r 砰) 3 ) r 如果设各模块可靠度相等，即毛= 如= = = 磁= 郾= 如，且模块的规模远大于表 决器的规模，则系统可靠度可简化为： r = r ( 3 2 2 r 3 m ) 6( 1 9 ) 7 纳米电路容错技术研究 ( b ) 图1 6 多模块系统及其t m r 结构 图1 7 是一个典型的三模冗余系统示意图，图1 7 ( a ) 是原始计数显示电路，图1 7 ( b ) 是其三模冗 余形式，阴影部分与原始电路相同，其余部分为冗余模块。三组冗余模块通过表决器连接到输出。 图l - 7 t m r 容错系统实例 1 - 3 纳米电路容错技术国内外研究现状 随着c m o s 工艺的不断进步，器件的特征尺寸越来越小，目前，微电子行业正经历着从深亚 微米电子技术到纳米电子技术的转变。随着器件及其内部连线宽度的进一步减小，未来的纳米电 路中将存在大量硬件故障错误及软件故障，因此，电路的容错设计日益受到研究人员的关注，各 种电路的容错方法也相继提出【9 】【l o 】【l l 】【1 2 】。 近几年，纳米线和碳纳米晶体管是电子技术研究的热门领域，多模冗余、容错晶体管、以及 纠错码等可用于纳米电路的容错技术也越来越受到人们的重视。 8 南京航空航天大学硕士学位论文 1 9 5 6 年，冯诺依曼在他著名的论文【1 3 】中提到了多模冗余技术，这种技术的提出，最初是 为了利用不可靠元件组建可靠计算机。此方法利用大量硬件冗余备份，主要针对高故障率电路进 行容错。但是在实际电路中，这种结构很少被使用，因为主流的c m o s 元件有很好的可靠性，如 果使用这种容错方法，会造成大量的资源浪费，并使电路面积明显增大。但是对于纳米电路，这 种方法却非常适用，因为纳米电路有着高故障率和高集成度的特点。近几年，研究人员对多模冗 余技术在纳米电路中的应用做了大量的研究。 2 0 0 3 年，惠普实验室联合加利福尼亚纳米系统研究所，提出了一种基于分子开关的纳米级 c r o s s b a r 电路，这种电路由两层纵横交错的纳米线组成，两层纳米线的节点处可以设置各种元器 件( 如电阻、二极管等) ，用以实现不同的功能【”】。2 0 0 7 年，加州大学圣地亚哥分校的研究人员 针对这种纳米c r o s s b a r 电路，分析了各种类型故障对电路产生的影响，并提出针对各种故障的容 错方法i 埔j 。 2 0 0 6 年，西安大略大学电气和计算机工程系的研究人员设计了一种针对纳米级晶体管的表决 器，实现了晶体管级的三模冗余。这种容错方法与传统的模块级三模冗余相比，容错能力更强， 资源消耗更低，同时可以把系统的延迟控制得更低【 j 。 2 0 0 7 年，法国t i m a 实验室的l a n g h e l 和m n i e o l a i d i s 等人提出了针对纳米级晶体管的容错方 法，并分别在晶体管级、门级以及电路级分析了利用纳米晶体管组建高可靠性电路的方法【1 8 1 。 2 0 0 8 年，普林斯顿大学与美国n e c 实验室的m s i m s i r 和s c a d a m b i 等人，提出了一种 n a n o c m o s 混合型容错结构【1 9 1 1 2 们，这种结构的内部计算单元采用纳米电路，而与外部电路的接 口采用c m o s 结构，这就集合了纳米电路集成度高和c m o s 电路故障率低的优点，可以使整个结 构的面积和可靠性都得到优化。 在国内，2 0 0 7 年，浙江大学的信息学院的刘济林( 教授) 和余长宏( 博士) 等人，对基于统 计学模型的纳米电路容错关键技术进行了研究，利用噪声的随机性和组合电路的马尔可夫随机场 模型，设计了具有良好信号容错( 抗噪声干扰) 能力的纳米级门电路，并提出了基于时压转换的时 钟自修复电路，可以使容错电路结构更简单、功耗更小。 1 4 纳米电路容错技术难点及发展趋势 在传统的c m o s 领域，由于单个元件的故障率很低，只要对系统的关键部分采用硬件备份， 就可以实现容错；但对于纳米电路，这种简单备份是远远不够的。这是因为在纳米电路中，单个 元件故障率很高，系统中任何一个模块都可能成为短板；另外纳米电路的频率很高，延迟对系统 的影响很大，而传统的冗余备份方法需要加入检测模块或表决模块，这恰恰都会增加系统的延迟。 因此，纳米电路容错技术的研究难点，是如何在尽量不增加系统延迟的条件下，利用相对较少的 冗余资源来实现相对较高的可靠性【2 1 1 。 碳纳米线【2 2 1 与碳纳米管晶体管1 2 3 i 2 4 1 是当今纳米电子技术的热门研究方向，如何利用其自身 9