（光学工程专业论文）基于dsp视频解码系统的信号完整性分析.pdf

摘要 随着人们对数据、语音、图像等大量数据的实时传输需要的巨增，人们对带 宽的要求也越来越高，这就推动了处理器和总线速度的不断提升。目前，频率从 几百m h z 至i j 数g h z 的处理器已经随处可见，从1 3 3 m 比到8 0 0 m h z 频率的数据总线 也已经屡见不鲜，而且将来还会有更高速度的器件和更高工作速度的总线出现。 但是伴随着数字信号速度的提高，硬件电路设计师们也正在面临一个新的难以解 决的问题互连线的反射、串绕和时延，我们把他们统称为信号完整性问题。 这些问题的出现给系统硬件设计带来了更大的挑战，许多从逻辑角度看来正 确的设计，如果在实际系统设计中处理不当就会导致整个设计失败。系统己不再 像以往设计中仅仅只是支撑电子元器件的平台，而变成了一个高性能的系统结 构。专家预测，在未来硬件电路设计开销方面，逻辑功能设计的开销将大为缩减， 而与高速设计相关的开销将占到总开销的8 0 甚至更多，高速互连设计已经成为 系统设计能否成功的主导因素。 本文基于信号完整性基本理论，对串扰、反射，以及为解决这两个问题而 带来的新问题时延，进行分析，并讨论了相应问题的解决方法。在此基础上， 我们针对自行研发的视频解码系统，应用高速系统的信号完整性设计流程进行系 统分析与设计。首先，我们应用了c a d e n c e 公司p s d l 5 1 和h y p e r l y n x 公司的 h y p e r l y n x7 这两款软件，对整体系统的特性参数进行优化选择，制定了整个系统 的参数基准( 7 0 q 传输线，非传统5 0 q ) ，为整个系统的研究提供了方便。其次， 我们通过仔细研究和软件仿真，确定了适合于本系统的拓扑结构，找出了反射和 串扰的解决方法。再次，在解决了反射和串绕的问题后，又引入了新的信号完整 性问题信号的时延，对此我们应用h y p e r l n x 软件和相应器件生产商提供的 i b i s 文件对时延仿真分析，最后确定了整个系统的约束条件。由仿真和分析的结 果制定相关布局、布线规则约束系统设计，而在最后我们也对系统进行仿真验证， 达到良好的设计效果，缩短了硬件设计的开发周期，也进一步证明了高速系统设 计的仿真分析和设计方法的重要性。 关键词：信号完整性时序设计系统仿真设计c a d e n c e 软件h y p e r l y n x 软件 a b s t r a c t p e o p l e si n c r e a s i n gd e m a n d sf o rh i g hb a n d w i d t h ，u s e dt ob eah i g ht r a n s m i t t i n g c h a n n e l ，p u s ht h ec o n t i n u o u se n h a n c e m e n to ft h es p e e do fm i c r o p r o c e s s o r sa n db u s e s t h e r ea r e ，n o w ，i nm a r k e t s ，p r o c e s s o r so fs e v e r d lh u n d r e d so fm i l l i o nh e r t zt os e v e r a l g i g ah e r t zw i t ht h e i rb u s e si ns u c hah i 【g hw o r kf r e q u e n c yf r o m133 m h zt o8 0 0 m h z e v e r y w h e r e f u r t h e r m o r e ，e v e nh i g h e rs p e e dc o m p o n e n t sw i l le m e r g ei nt h en e a rf u t u r e ， t os a t i s f yp e o p l e sr e q u i r e m e n to ft h er e a lt i m et r a n s f e ro fd a t a ，v o i c ea n di m a g e h o w e v e r , l o w ，f o rt h i s ，h a r d w a r ee l e c t r o n i cd e s i g n e ra r ef a c i n gan e wa n dc r i t i c a l p r o b l e m 一s i h o w e v e r ，n o w ，a st h ed i g i t a ls y s t e m sc l o c kf r e q u e n c yi sg r o w i n gh i g h e ra n dt h e e d g er a t e sa r eg e t t i n gf a s t e r ，t h ep r i n t e dc i r c u i tb o a r d ( p c b ) s y s t e mb e c o m e sah i g h p e r f o r m a n c ep l a t f o r mw h i c hi s n o ts i m p l ys u p p o r t i n gt h ee l e c t r o n i cd e v i c eb e f o r e i n t o d a y sh i g hs p e e dc i r c u i ta p p l i c a t i o n s ，i ti sac o m m o nd e s i g np r o b l e mt oo b s e r v e i n t e r c o n n e c tp r o b l e m s ，s a y ，r e f l e c t i o n , c r o s s t a l k , d e l a y ，e t c t h e s ee f f e c t sm a yr e s u l ti n s i g n i f i c a n td i s t o r t i o ni np u l s e sw h i c hp r o p a g a t ee v e nas h o r td i s t a n c e i na d d i t i o n , e l e c t o r m a g n e t i ci n t e r f e r e n c ew i l lb e c o m ep r o m i n e n ta l o n gw i t ht h ei n c r e a s eo fe d g er a t e a n df r e q u e n c y t h u s ，s i g n a li n t e g r i t ya n de l e c t r o - m a g n e t i cc o m p a t i b i l i t yd u r i n gs i g n a l p r o p a g a t i o nt u r ni n t ot h et w om a i np r o b l e m so fm o d e mc i r c u i ti n t e g r a t i o n t h e s e p r o b l e m sb r i n gg r e a t e rc h a l l e n g e st ot h eh a r d w a r es y s t e md e s i g n e r s ；m a n yc o r r e c t d e s i g n sf r o mt h el o g i cp o i n to fv i e ww o u l dt e n dt of a i li fn o tw e l ld e a l tw i t hd u r i n gr e a l p c bd e s i g n e x p e r t sh a v ep r e d i c t e dt h a tt h ec o s to fl o g i cd e s i g nw i l ld e c r e a s eg r e a t l yi n t h ef u t u r eh a r d w a r ed e s i g n , w h e r e a st h ec o s tr e l a t e dt oh i g hs p e e dd e s i g nw i l la c c o u n tf o r e i g h t yp e r c e n to rm o r eo ft h et o t a lc o s t h i g hs p e e di n t e r c o n n e c td e s i g nh a sb e c o m et h e d o m i n a n tf a c t o ro fs y s t e md e s i g n q u a l i f i e ds i g n a li n t e g r i t ym u s tb ec o n s i d e r e dd u r i n gt h ew h o l ed e s i g np r o c e s sw h i l e t h et r a d i t i o n a lm e t h o di sd e p e n d e do np e r s o n a le x p e r i e n c ew h i c hc a l l tm e e tt h eh i g h p e r f o r m a n c ea n dh i 曲d e n s i t yo fp c bd e s i g n a na n a l y s i sa n ds i m u l a t i o nm e t h o db a s e d o nt h ei b i s ( i n p u t o u t p u tb u f f e ri n f o r m a t i o n a ls p e c i f i c a t i o n ) c a ns o l u t et h ep o t e n t i a ls i p r o b l e m si n t h ed e s i g nl e v e la n db ev a l i dt oa c h i e v eas u c c e s s f u ld e s i g n b a s e do nt h es ip r i n c i p l e ，t h et h e s i sa n a l y s e ss o m es ip r o b l e m si nap c bs y s t e m s u c ha sr e f l e c t i o n ，c r o s s t a l kd e l a ya n ds s n ，a n da l s od i s c u s s e st h es o l u t i o n so fr e l a t i v e p r o b l e m s t h e ni tt a k e sav i s u a ld e c o d i n gh a r d w a r es y s t e m ，t oa n a l y s ea n dd e s i g nt h e s y s t e mu s i n gh i g h s p e e dp c b ss id e s i g np r o c e s s u n d e rt h ec a d e n c ep s d 15 1k i ta n d h y p e f l y n x ，t h ed e s i g ns i m u l a t ea n dr e s o l v et h es ip r o b l e m so fk e yn e ts u c ha sr o u t i n g t o p o l o g y ，c r o s s t a l ka n dc u s t o m i z et h er o u t i n gr u l e sa c c o r d i n gt ot h ep r e r o u t m g s i m u l a t i o n sr e s u l t s a f t e rr o u t i n gt h ew h o l et r a c e s ，i ta l s ov e r i f i e st h ek e yr o u t i n gn e t sb y s i m u l a t i o n t h es id e s i g ns h o w sr i g h te f f e c ta n ds h o r t e n st h ep c bd e s i g n i n gc y c l e t h e s i m u l a t i o nr e s u l t sf u r t h e rp r o v et 1 1 ei m p o r t a n c eo fs is i m u l a t i o n k e yw o r d s ：s i g n a li n t e g r i t y t i m i n gd e s i g n p r i n t e dc i r c u i tb o a r dd e s i g n c a d e n c es o f t w a r e h y p e r l y n xs o f t w a r e 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得墨奎盘鲎或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中 作了明确的说明并表示了谢意。 学位论文作者虢巾导霖签字吼_ 7 年孑月佣 学位论文版权使用授权书 本学位论文作者完全了解墨奎盘堂 有关保留、使用学位论文的规定。 特授权苤鲞盘鲎可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名： 研场l i 签字日期：力如年舻月扩日 翩躲i 饥秒 一驴刁年目 错误l 未找到引用源绪论 第一章绪论 1 1 信号完整性的研究背景及意义 当前，著名的摩尔定律引导着电子产品的发展方向更小、更快、更便宜、 研发周期更短。目前电子系统的设计己经进入了g h z 及以上的设计领域，而在i c 器件性能不断攀升的背后，信号完整性问题已经成为电子设计的一个瓶颈。 信号完整性问题引起人们的注意，最早起源于一次“奇怪”的设计失败现象： 当时，美国硅谷一家著名的影像探测系统制造商早在7 年前就己经成功设计、制 造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常 运行，这是个2 0 m h z 的系统设计，似乎无须考虑高速设计方面的问题，更为让产 品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号 也与原始设计的要求一致，唯一的区别是i c 带l j 造技术的进步，新采购的电子元器 件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高 速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着 集成电路( i c ) 开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率 如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。 随着工作频率的不断提高和信号上升下降时间的不断缩短，系统设计方面 信号完整性问题主要体现为： 1 系统中反射信号的影响不得不重视； 2 信号间的串扰随着信号沿的时间减少而加剧； ( 以上两个传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑 错误。) 3 ，系统的时序余量减小，甚至出现时序方面的问题； 4 当信号沿的时间接近0 5 n s 及以下时，对电源系统的稳定性和电磁干扰问 题我们也不得忽视了。 从目前来看，现代科学技术的飞速发展，器件集成度大规模的提高，同时各 类数字器件的信号沿越来越陡，己经可以达到几个i i s ，甚至更小；这样高速的信 号切换对于系统设计者而言，需要考虑在低频的电路设计中所不需要考虑的信号 完整性( s i g n a li n t e g r i t y ) i 口- j 题，诸如反射、串扰、延时等等1 9 】。同时许多系统的工 作频率也很高，达到几十m h z 甚至上百m h z ，以适应人们对于大量数据的处理的 需求，例如图像数据处理、音频处理等。这就要求在电路设计中要仔细研究所有 错误i 未我到引用源绪论 可能导致信号完整性的因素和条件，并且在印制电路板之前将这些问题加以完善 的解决。这样可以及时地发现问题，并加以修正，提高系统的工作性能，缩短系 统的研发周期，减少系统的投入，提高产品的竞争力。 整个系统设计中出现的信号完整性问题，从理论上来讲是由于在如此高速的 信号传输速率下工作，系统的每个分立元件( 包括走线) 对于整个系统来讲已经 不能看作是集总参数的了，而应该看成是分布参数的1 2 5 j 。我们应该把整个系统的 信号传递方式通过麦克思维方程组建模，把信号传递的方式看成是传输线的传递 方式。通过这种简单的理想数学模型，可以给我们一些量的帮助。介此，我们便 可以从根本上去解决信号的传输质量问题，而尽量减少一些中继或是改善信号质 量的器件的使用。 整个高速系统的设计过程，是在分析影响高速传输的信号完整性问题基础 上，制定出印制板设计约束与规则，利用e d a 工具来实现高速系统的设计过程。 在这一过程中如何将由反射、串扰引起的噪声降到容许的范围内，如何解决好时 序问题，是高速系统设计的重点【7 j 。 目前，电子产品开发领域的竞争十分激烈，其产品的市场周期越来越短。激 烈的市场竞争要求一个产品从设计到投放市场的时间越短越好，多数的产品研发 时间有8 0 的开销是在为解决高速系统设计中存在的信号完整性问题上了，这也 是信号完整性问题越来越受到关注的主要原因。而基于信号完整性分析的高速系 统设计可以在设计之初就建立高速数字信号传输的信号完整性模型，然后根据模 型对信号完整性问题进行一系列预分析，根据仿真计算的结果，选择合适的元器 件类型、参数和电路拓扑结构，作为电路设计和系统板图设计的依据。在系统板 图设计过程中，将部分完成或全部完成的设计送回信号完整性模型进行设计后的 信号完整性分析，以确认实际的板图设计是否符合预计的信号完整性要求。若仿 真结果不满足要求，则需修改板图设计甚至电路设计，直至满足要求为止。在信 号完整性模型和分析方法正确的基础上，通常系统板不需要或只需要很少的重复 修改设计及制作就能够最终定稿，从而可以缩短产品开发周期，降低开发成本i l3 | 。 1 2 信号完整性的基本问题及高速信号的定义 信号完整性( s i g n a li n t e g i r t y ) 简称s i ，指信号从驱动端经过传输线到达接收端 后波形的完整程度。即信号在电路中以正确的时序和电压做出相应反应的能力。 如果电路中信号能够以要求的时序、持续时间和电压幅度到达l c 的接收端，则 该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完 整性问题。信号完整性问题主要表现为三个方面：反射、串扰和延时问题9 1 。 2 错误! 未找到引用源。绪论 反射：当传输线的特性阻抗与负载阻抗不匹配时，信号到达接收端后有一部 分能量将沿着传输线反射回去，使得信号波形发生畸变，甚至出现信号的过冲和 下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。 串扰：由于系统板上的任何两个器件或导线之间都存在互感和互容，当一个 器件或导线上的信号发生变化时，其变化会通过互感和互容影响其它器件或导 线。串扰的强度取决于器件及导线的几何尺寸和相互距离。 延时：是指信号在系统的导线上以有限的速度传输，从驱动端到接收端存在 的传输延时。信号的延时会对系统的时序产生影响，在高速系统设计中，传输延 时主要取决于导线的长度和导线周围介质的介电常数。 信号的频率越快上述问题就越严重，通常认为如果数字系统的频率达到或者 超过5 0 m h z ，就称为高速数字系统。在本质上，信号边缘的谐波频率比信号本身 的频率高，是信号快速变化的上升沿与下降沿( 或称信号跳变) 引发信号传输的非 预期结果。如果信号上升下降沿变化速率快，那么即使系统的工作频率很低也 要被看作是高速数字系统。通常约定如果信号在信号线中传播延时大于1 4 信号 驱动端的上升时间，则认为此信号是高速信号并需要考虑传输线效应1 3 引。 1 3 信号完整性的国内外研究状况 当今电子技术的发展日新月异，大规模、超大规模集成电路越来越多地应用 到数字电路系统中。又由于，在人们对图像的采集、处理和实时显示的大量需求， 高速电子器件自然也会不断涌现。深亚微米工艺在i c 设计中的使用，使得芯片 的集成规模更大。从电子行业的发展来看，1 9 9 2 年只有4 0 的电子系统工作在 3 0 m h z 以上的频率，而且器件多数使用d i p ，p l c c 等体积大、管脚少的封装形 式，到1 9 9 4 年已有5 0 的设计达到了5 0 m h z 的频率，采用p g a 、q f p 、r g a 等封装的器件越来越多。1 9 9 6 年之后，高速设计在整个电子设计领域所占的比 例越来越大，1 0 0 m h z 以上的系统已随处可见，b a r ed i e 、b g a 、m c m 这些体积 小、管脚数己达数百甚至上千的封装形式也己越来越多地应用到各类高速超高速 电子系统中。从i c 芯片封装形式的发展来看，芯片体积越来越小、引脚数越来 越多【4 2 】。 同时，由于近年来1 c 工艺的发展，使得其速度越来越高。由此可见，在当 今快速发展的电子设计领域，由l c 芯片构成的电子系统是朝着大规模、小体积、 高速度的方向飞速发展的，而且发展速度越来越快。这样就带来了一个问题，即 电子系统设计的体积减小导致电路的布局布线密度变大。而同时信号的频率还在 提高，从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。随着 错误i 未找到引用源。绪论 电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板的 线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计，线迹互 连和板层的影响可以不考虑，当频率超过5 0 m h z 时，互连关系必须以传输线考 虑，而在评定系统性能时也必须考虑印刷电路板板材的电参数。因此，高速系统 的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问 题。信号完整性己经成为高速数字系统设计必须关心的问题之一。元器件和系统 板的参数、元器件在系统板上的布局、高速信号的布线等因素，都会引起信号完 整性问题，从而导致系统工作不稳定，甚至完全不工作。因此，如何在系统设计 以及板极设计中考虑到信号完整性的因素，并采取有效的控制措施，己经成为当 今系统设计工程师和系统设计业界中的一个热门课题。 具体到系统的电子线路上，则体现为高速系统问题对系统的影响已达到不可 忽略的地步。高速系统问题不单就信号频率而言，随着i c 输出开关速度的提高， 信号的上升和下降时间迅速缩减，哪怕信号频率只有几十兆，陡峭的上升和下降 沿所导致的时序容限缩小、传输线效应及电磁干扰对系统设计己变得尤为关键。 加之对产品小型化以及电磁兼容问题的日益重视，产品开发周期的缩短，系统 m c m 布局布线前、后的分析和验证( 包括信号完整性、电源地分布系统完性整 性、电磁辐射e m c e m l 分析等) 已成为保证产品功能、性能稳定性以及一次成功 的有效手段。 国内对高速电路设计方法的探索开始于上个世纪9 0 年代末，经过近几年的 发展，高速电路设计的思想和方法己逐渐被接受并应用于产品开发中。高速电路 设计的流程和方法在国内的发展也很不均衡，只有少数公司已经结合业界的先进 的高速电路设计流程和理念，已形成了一套适合自己公司的高速电路设计流程和 方法。在国外，信号完整性分析已经是一个相对成熟的职业，像自然界的生物链 一样，己形成了一条职业链。围绕产品开发，产品研发的信号完整性工程师与i c 厂商、测试厂商、e d a 厂商、独立的咨询公司的信号完整性工程师以及相关的 工程师之间有广泛而有效的合作。信号完整性的各种论坛、组织、会议也很丰富， 为各个公司间的信号完整性工程师提供了交流合作的机会。 1 4 本论文的研究背景及主要工作 随着数字器件切换速度的逐步提高，信号完整性分析对于设计成功的高速系 统设计而言越来越重要。在设计早期和设计期间进行信号完整性分析有利于为系 统布线产生约束条件：避免昂贵的系统返板，节省了大量的时间；确保满足延时 预算；产生高质量的印制板；避免繁琐而高耗的测试检错等。将s i 深入地融入到 4 错误l 未找到引用源。绪论 产品开发尤其是高速电路设计当中，最终为产品设计提供优化解决方案，己经成 了产品成功的关键一环。 目前，国内大部分公司还处于高速电路设计的初级阶段，即正处于摸索建立 高速电路设计流程的阶段；还有很多公司基本还处于传统的开发模式下。本文通 过对以t m s 3 2 0 d m 6 4 2 为核心的高速视频解码电路板制板前和制板后的测试验 证，研究总结在高速电路设计中，如何处理信号完整性问题。其中主要研究信号 的反射、串扰的解决方法，并总结如何减小电路板的电磁干扰、怎样保证电源分 配系统的完整性等。 相关工作在论文中组织如下： 第一章为绪论，介绍高速电路设计的背景和高速电路设计的国内外发展状 况，还介绍了本文的应用环境视频解码系统。 第二章介绍了基于t m s 3 2 0 d m 6 4 2 视频解码系统的硬件需求和高速电路设 计中的信号完整性问题，其中包括信号的反射、串扰和时延等问题。 第三章我们通过信号完整性理论，参考现代工艺的制作水平，并结合我们所 设计的系统结构，制定了可行的7 0 q 传输线的板层特性参数。为后面的分析提供 了一个分析平台，使后面的分析更加方便。 第四章和第五章我们对信号的反射和串扰进行理论分析，并通过c a d e n c e 软 件对视频解码系统进行前仿真。根据仿真结果我们提出了双端端接电阻的解决方 法，极大的减轻了这两种噪声的影响，。 第六章，由于解决了上面两个噪声问题，又出现了时延问题。我们通过 c a d e n c e 和h y p e r l y n x 软件一起对视频解码系统进行前仿真，对系统工作最快的部 分( d s p 与s d r a m 数据总线的连接) 进行时延分析，最后确定了时钟线、数据 线和控制线的连接长度，从而保证d s p 与s d r a m 的通信时序正常。 第七章实验总结及工作展望。 第二章视频解码系统及其高速信号的传输问题 第二章视频解码系统及其高速信号的传输问题 2 1 视频解码系统的整体设计 对于目前的视频解码运算来说，动辄要求每秒种几百兆甚至上g 条指令的运 算速度，对于普通的芯片来说，这样的要求实在有些遥不可及。在加上c p u 还 要负责整个系统的数据传输的运作，起着对接口控制的作用，所以选择一款资源 丰富、功能强大的c p u 是十分必要的。本系统选择的是t i 公司一款c 6 4 x 芯片 d m 6 4 2 。它的主要性能是最高可以工作在内部6 0 0 m h z 的频率下。拥有8 个处理内核，理想的处理速度最高可达4 8 0 0 m i p s ，这样就可以满足我们的基本 的速度需求 中央控制单元使用d m 6 4 2 管理整个系统。d m 6 4 2 的处理速度是4 8 0 0 m i p s ， 内部工作频率6 0 0 m h z ( 1 6 7 n s ) 。针对设计嵌入式视频解码系统的需求，对d m 6 4 2 的主要功能模块进行介绍： ( 1 ) 扩展内存接口( e m i f ) e m i f 是外部存储器和d m 6 4 2 片内其他单元间的接口，其数据总线的宽度 是6 4 位，和同步内存高速直连，最大总线速度为1 5 0m h z 。e m i f 具有4 个内 存空间，可以支持8 位、1 6 位、3 2 位、6 4 位外部存储器件。e m i f 支持的器件 类型包括：同步突发静态r a m ( s b s r a m ) 、同步动态r a m ( s d r a m ) 、异步 器件( 包括异步s r a m 、r o m 、和f l a s h 等) 。 ( 2 ) 通用i o 接口( g p i o ) ， d m 6 4 2 具有1 6 个g p i o 管脚，当配置位输出状态的时候，d s p 通过向内部 寄存器写值控制相应管脚的电平状态；当配置为输入的时候，管脚上的状态可以 通过读寄存器得到。同时，g p i o 可以产生c p u 中断或者e d m a 的触发事件。 d m 6 4 2 具有丰富的外围接口，可以和多样的外围设备进行互连；其兼容性 以及可编程性使处理程序可以进行方便的移植。这些特点极大的增强了d m 6 4 2 在嵌入式系统设计中的广泛应用。 2 1 1d s p 和f l a s h 的连接电路结构 考虑到嵌入式系统工作的独立性，使用f l a s h 进行自启动。d s p 支持的启 动方式如表2 - 】所示，启动方式使用a e a 2 2 ：2 1 控制，系统上电自检的时候，通 6 第二章视频解码系统及其高速信号的传输问题 过检测a e a 2 2 ：2 1 信息，决定采用的启动方式。硬件电路使用上拉电阻，将地 址总线的a e a 2 2 ：2 1 接入高电平，从而配置f l a s h 启动方式。 表2 1f l a s h 引导方式选择 a e a 2 2 ：2 1 】 引导方式 0 0n ob o o t 从地址0 开始执行程序 0 1h p i p c ib o o t 1 0 保留 1 1f l a s hb o o t 图2 一l 所示为d s p 和f l a s h 的电路结构。d s p 支持8 位f l a s h 启动，因 此将f l a s h 配置为8 位数据模式。两块f l a h 一共提供3 2 m 程序存储空间( 用 于存储源程序代码、算法模板以及数据库) 。将f l a s h 配置在e m i f 的c e l 空 间，系统分配给f l a s h 的地址空间是o x 9 0 0 00 0 0 0 - - 0 x 9 2 0 00 0 0 0 。 e m i f a e a 2 2 】 a e a 2 1 j a e d 7 ：0 】 a e a 2 0 ：3 】 g p i o 8 ：4 】 c e l 上拉电阻 c p l d d 7 ：0 1f l a s h a 1 9 ：0 】l 下拉电阻 舻一矽式 d 7 ：o 】 f l a s h i 舭。， i 嬲 a c 嚣2 32 们b m u 图2 - 1e m i f 模块和f l & s h 的电路结构 e m i f 的地址总线和f l a s h 的地址接口存在不兼容性：e m i f 提供2 0 位地 址宽度，而f l a s h 需要2 4 位的地址宽度。本文使用g p i o 8 ：4 驱动c p l d 逻辑， 提供f l a s h 地址的高四位，从而实现接口的兼容。 两块f l a s h 共同占用e m i f 端口的地址数据总线，为了避免对两个f l a s h 的同时访问，f l a s h 的片选信号由c p l d 控制，该片选逻辑的驱动源是d s p 的 g p l 0 4 引脚和e m i f 的c e i 片选信号。当c e l 片选信号有效时，表明允许对 f l a s h 存储器进行访问。如果g p l 0 4 引脚是低电平，则表示访问第一块f l a s h 存储器；如果g p l 0 4 引脚是高电平，则表示访问第二块f l a s h 存储器。 当r e s e t 引脚被置低后，处理器进入重启状态。系统引导的配置信息在 第二章视频解码系统及其高速信号的传输问题 r e s e t 信号的上升沿被锁存，程序的引导过程开始。在f l a s h 启动模式下， d s p 首先把0 x 9 0 0 00 0 0 0 - - - o x 9 0 0 00 4 0 0 这l k 的数据搬到片内，然后开始执行这 段程序。这一次加载由d s p 自动完成，但是用户程序超过l k ，因此，把这1 k 的程序作为b o o t l o a d e r ，利用它把后面的用户程序从f l a s h 搬入r a m 。f l a s h 的高四位地址在上电的时候默认为0 。系统完成b o o t l o a d e r 过程之后，b o o t l o a d e r 程序控制g p i o 8 ：4 的电平状态，操作f l a s h 中的高地址。 2 1 2d s p 与s d r a m 的连接电路结构 s d r a m 用来补充d s p 片内有限的存储资源，提供高速大容量的外部数据 存储空间。s d r a m 采用m t 4 8 l c 4 m 3 2 b 。该芯片内部有4 个b a n k ，每个b a n k 包含4 0 9 6 个行和2 5 6 个列。寻址单元是3 2 - b i t ，所以m t 4 8 l c 4 m 3 2 b 提供了1 6 m 字节的数据空间。图2 2 是e m i f 模块和s d r a m 的电路方案。 图2 - 2e m i f 模块和s d r a m 的电路结构 d s p 支持6 4 - b i t 宽度的数据总线，为了能够充分使用e m i f 的传输效率，系 统使用两块s d r a m 接入e m i f 模块，联合提供6 4 b i t 宽度的数据。因此外部数 据存储区实际大小为3 2 m 字节，地址空间配置在0 x 8 0 0 00 0 0 0 - - - 0 x 8 2 0 00 0 0 0 。 使用e m i f 模块访问s d r a m 存储空间，需要解决地址信号选择问题。 第二章视频解码系统及其高速信号的传输问题 s d r a m 使用2 2 位地址，对不同存储体内不同页面的具体存储单元进行读写访 问寻址。由于采用了行、列地址分时复用地址总线技术，s d r a m 使用1 2 位地 址信号和2 位b a n k 选择信号实现地址的接收。针对s d r a m 的特点，e m i f 地 址总线接口的工作方式配置如表2 2 所示： 表2 2e m i f 的s d r a m 地址配置方案 c o l u m na d d r e s sr o wa d d r e s sb a n ks e l e c t s d r a m a 7 a oa 1 1 a 0a 1 3 a 1 2 e m i f e a l 0 e a 3e a l 4 e a 3e a l 6 e a l 5 使用s d r a m 控制寄存器( s d c t l ) 将c e 0 空间配置为s d r a m 工作方式： s d r a m 的b a n k 数量为4 ；行地址管脚为1 2 ，因此每个b a n k 含有4 0 9 6 页；列 地址管脚为8 ，因此每页包含2 5 6 个元素；每个寻址单元为6 4 b i t ，但这并不意味 着d s p 芯片访问外存时只能进行d o u b l ew o r d ( 6 4 b i t ) 的存取。实际内部数据的 不同字节的访问由e m i f 模块的a b e 【7 ：o 信号通知两块s d r a m 存储器的 d q m 3 ：0 接口进行操作。 b a n k 激活时( 行锁定) ，s d r a m 的a 1 1 a o 地址端口锁存e m i f 模块的 a e a l 4 一a e a 3 地址信号；列锁定时，s d r a m 的a 7 - a 0 地址端口锁存e m i f 模块的a e a l 0 一- a e a 3 地址信号。对任意b a n k 操作前都要激活，b a n k 的激 活地址由e m i f 模块的a e a 】6 - - 一a e a l 5 信号提供，s d r a m 的a 1 3 a 1 2 管脚 接收。激活命令同时锁存行地址。 2 2 视频解码系统的高速信号传输问题 如上面分析，此视频解码系统需要进行实时的数据处理和运输，这样就要求 整个系统的数据吞吐量要很大，我们选择的s d r a m 是m i c r o n 公司的 m t 4 8 l c 4 m 3 2 b ，其最高频率可以达到1 6 6 m h z ，而本系统由于d s p 的e m i f 的 限制，虽然只能跑到1 5 0 m h z ，但这样的数据流速已经使我们不得不考虑系统的 信号完整性问题了。 经过分析，本系统的高速信号传输问题主要有反射、串扰以及时延问题。只 有解决这些问题，整个系统才能正常运作，如果不能很好地解决，这个系统将有 可能不能正常工作，严重的甚至将导致系统崩溃。 在以下几章里，我们将对上面所提到的信号完整性问题进行详细分析。我们 将首先分析系统的板层结构，从而确定了整个系统的特定参数，为后面的分析提 供了方便。后面我们在此基础上又分析了本系统的反射和串扰问题，并提出了解 9 第二章视频解码系统及其高速信号的传输问题 决这两种噪声的方法。但是解决了上述问题的同时又会产生新的信号完整性问题 时延。我们对时延的问题进行详细的分析，提出了解决方法，并提出了实现 的条件，完成了整个视频解码系统的系统设计。 1 0 第三章视频解码系统阻抗控制研究及层叠设计 第三章视频解码系统阻抗控制研究及层叠设计技术 走线的阻抗控制就是指在系统板中，把走线的特性阻抗控制为基本上的常 量，即一个恒定的值。在高速信号的传输中，信号会沿着信号线和回路进行传播。 在传播的过程中，信号会一直感受传输线的阻抗。一旦阻抗发生变化，信号就会 发生反射，这将影响信号的传输质量，严重的将导致整个系统崩溃。所以在高速 信号的传输中，阻抗控制起着很非常重要的作用。 3 1 传输线理论及特性阻抗研究 在以往的低频和信号边沿变化缓慢的系统设计中，所设计的网络都可以看作 是集总参数的，即所谓的集总参数系统。电路的所有参数，如阻抗、容抗、感抗 都集中空间的各点上。各点之间的信号是瞬时间传递的。集总参数是一种理想化 的模型。它的基本特征可以归纳为： 1 、电路参数都集中在电路元件上； 2 、元件之间连线的长短对信号本身没有影响，即信号在传输过程中无畸变， 信号传输不需要时间； 3 、系统中各点的电压和电流仅仅是时间的函数。 集总参数系统其实是实际情况的一种理想化近似。在高速系统设计中，不可 避免使用大量的信号连接线，且长短不一，信号经过连接线的延迟时间与信号本 身的变化时间相比已经不能忽略，信号以电磁波的速度在连接线上传输，此时的 连接线是带有电阻、电容、电感的复杂网络，就要用分布参数系统模型来描述， 即传输线模型。由于传输线的一个基本特征是信号在其上传输需要时间，因此也 叫延迟线。其基本特征为： 1 、电参数分布在其占据的所有空间位置上。 2 、信号传输需要时间。传输线的长度直接影响着信号的特征，或者说可能 使信号在传输过程中产生畸变。 3 、信号不仅仅是时间( t ) 的函数，同时也与信号所处的位置( x ) 有关，即信号 同时是时间( t ) 和位置( x ) 的函数。 为了保证信号在传输中不失真地传输，我们必须找出信号随时间、位置变化 时的变化规律，即u ( x ，t ) ，i ( x ，t ) 的变化规律。为此，我们通过建立传输线的物理 第三章视频解码系统阻抗控制研究及层叠设计 模型，得到u ( x ，t ) ，i ( x ，t ) 的数学方程并分析其变化规律，可以得到一些有意义的 结论。 3 1 1 传输线理论模型 为便于分析，我们假设传输线是均匀的，其截面形状及介质的电特性和磁特 性沿着整个传输线保持不变。如前所述，传输线是一个分布参数系统，它的每一 段都具有分布电容、电感和电阻。在均匀传输线上取任意一小段长度x ，如图 所示。显然，ax 越小，就越接近传输线的实际情况。当x - - - o 时，可以近似用 集总参数模型来描述。 x+ a x 图3 1 小段传输线的集总参数模型 如图，由基尔霍夫( k i r c h h o f f ) 定律，分别列出电压电流方程： “( x + 缸，f ) 一“( x , t ) ：一r i ( x , t ) 一ld i ( x ，, t ) ( 3 - 1 ) 以f f ( x + a x , t ) 一i ( x , t ) ：一g u ( x + a x , t ) 一c 皇丝生掣( 3 - 2 ) 口f 两边同除以ax ，取极限，令ax - - o ，可得偏微分方程如下： 0 u _ ( x , t ) ：一r i ( x , t ) 一lo i ( ，x 。, t ) ( 3 - 3 ) o i ( ：x 一, t ) = - g “( x ，f ) 一co u ( x , t ) ( 3 - 4 ) o xa f 其中的l 、c 、r 、g 为传输线的分布参数，即分别为单位长度的电感、电 容、电阻和电导，它们主要由传输线的几何结构和绝缘介质的特性所决定，给定 某种传输线，这些参数的值也就确定了。在大多数系统应用中，由于传输线距离 都远小于1 0 i n c h ，损耗是很小的，所以对于我们研究的信号完整性问题可以忽略 损耗不计，式( 3 1 ) 、( 3 - 2 ) 电阻和电导的作用可以忽略，而只考虑电容和电感的 作用，因而有( 3 3 ) ，( 3 4 ) 可简化为： o u ( x , t ) ：一lo i ( x ,